-
公开(公告)号：CN114199374A
公开(公告)日：2022-03-18
申请号：CN202111385560.X
申请日：2021-11-22
Applicant: 复旦大学
Abstract: 本发明涉及一种感算一体的单光子成像芯片及方法，其中，芯片主要由单光子感光计数阵列、卷积计算列处理电路、行选电路等组成。事先将卷积权重写入到列处理电路中，芯片阵列的像素实现对光子数的计数并将光子数寄存在像素内，时序控制电路将芯片阵列内的光子数据逐行传输到列处理电路中，并和预存的卷积权重进行乘加计算，从而实现了阵列光子图像和卷积核权重的卷积计算。该芯片在传统的单光子成像架构内融合卷积计算功能，具有感算一体的特性。该芯片能够快速提取微弱图像特征，大幅度压缩了输出的单光子成像数据量。
-
公开(公告)号：CN111916191A
公开(公告)日：2020-11-10
申请号：CN202010711862.0
申请日：2020-07-22
Applicant: 复旦大学
Abstract: 本发明涉及一种基于医疗行为数据的医疗行为操作合规性评估系统，包括：多模态数据融合处理模块：用于对多模态的医疗行为数据进行数据融合处理，获取具有时空表征的医疗行为数据；基于云计算的数据标注模块：用于通过专家法对部分医疗行为数据进行标注，采用云计算的学习方式进行学习、分类和标注，构建数据集；直觉推理医疗行为评估模块：用于对数据集依次进行特征提取与分类、时空特征分析、根据医疗行为先验知识进行直觉推理，获取医疗行为操作合规性评估结果；边缘计算智能终端模块：用于进行数据处理以及人机交互。与现有技术相比，本发明具有实时反应能力快、数据分析全面、评价科学合理等优点。
-
公开(公告)号：CN111126579A
公开(公告)日：2020-05-08
申请号：CN201911067669.1
申请日：2019-11-05
Applicant: 复旦大学
IPC: G06N3/06 , G06F1/3234
Abstract: 本发明属于集成电路技术领域，具体为一种适用于二值卷积神经网络计算的存内计算装置。本装置包括：基于静态随机存储器的存内计算阵列，用于实现向量间异或运算；一个多输入加法树，用于对不同输入通道内的异或结果进行累加；一个暂存中间结果的存储单元；一个更新中间结果的累加器组；一个后处理量化单元，用于将高精度的累加结果量化为1位输出特征值；一个控制单元，用于控制计算流程和数据流向。本发明发明能在存储输入数据同时完成二值神经网络中的异或运算，避免了存储单元与计算单元之间频繁的数据交换，从而提高了计算速度，减少了芯片功耗。
-
公开(公告)号：CN106022472A
公开(公告)日：2016-10-12
申请号：CN201610342944.6
申请日：2016-05-23
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种嵌入式深度学习处理器。该深度学习处理器包括：中央处理器（CPU），完成处理器学习和运行过程中必要的逻辑运算、控制及存储工作；深度学习单元，深度学习算法的硬件实现单元，是进行深度学习处理的核心部件。该深度学习处理器结合传统CPU与深度学习组合单元，其中深度学习组合单元可由多个深度学习单元任意组合，具有可扩展性，可针对不同的计算规模，作为人工智能应用的核心处理器。
-
公开(公告)号：CN103795379A
公开(公告)日：2014-05-14
申请号：CN201410021634.5
申请日：2014-01-17
Applicant: 复旦大学
IPC: H03K5/22
Abstract: 本发明属于集成电路技术领域，具体为一种基于误差自消除技术的动态比较器。其结构包括：由偏置电路构成的偏置级，采用误差自消除技术的输入预放大级，用于输入预放大级输出波形整形的反向级和采用时域比较的输出级；偏置级通过时钟信号控制输入预放大级的放电电流源的偏置；输入预放大级在预充电阶段采样误差信号并在放电的比较阶段消除误差；输入预放大级的输出波形连接到反向级整形；经反向级整形后的输出信号输入到输出级进行时域比较，输出级输出的结果即为比较器的比较结果。本发明相对于传统的动态比较器对晶体管失配造成的误差有很好的消除效果，可以大幅度的地提高动态比较器的精度。
-
Patent Agency Ranking
公开(公告)号：CN103067020A
公开(公告)日：2013-04-24
申请号：CN201210518834.2
申请日：2012-12-06
Applicant: 复旦大学
IPC: H03M3/02
Abstract: 本发明属于集成电路技术领域，具体为一种时间交织量化的长环路延时连续时间三角积分调制器。本发明由运算放大器构成的环路传递滤波器、时间交织型量化器和高线性度的高速数模数模转换器构成；输入信号和高速数模转换器输出的反馈信号经过环路传递滤波器，运算和积分后输出到时间交织型量化器的输入端；时间交织型量化器产生的数字输出结果传递给高速数模转换器，用于重建原信号。本发明结构主要突破了传统连续时间三角积分调制器的最大环路延时限制，使得最大环路延时可以超过1.5个采样周期。基于这一优势，本发明利用其长延时但是低功耗的特点，提高了连续时间三角积分调制器的能效。
-
公开(公告)号：CN102075171A
公开(公告)日：2011-05-25
申请号：CN201010600556.6
申请日：2010-12-22
Applicant: 复旦大学
IPC: H03K17/687
Abstract: 本发明属于集成电路技术领域，具体为一种校正采样时钟偏差的MOS自举开关电路。该电路用于消除时间交错型模数转换器通道间的采样时钟偏差，以MOS自举开关为主体，在自举输入端加入一个控制信号，该控制电压信号由时钟偏差检测模块得到。栅压自举电路将该控制信号自举一个电源电压，使得自举电压跟随控制电压信号。将该自举电压加到开关管的栅端，用于控制开关管的导通与关断。这样控制信号就能调节开关管的关断时刻，从而有效校正了时钟偏差，消除了通道间的采样失配。
-
公开(公告)号：CN101980446A
公开(公告)日：2011-02-23
申请号：CN201010558671.1
申请日：2010-11-25
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种高性能低功耗流水线模数转换器。该模数转换器由整合型前端，第二级、第三级、第四级、第五级流水线，一级并行子模数转换器，以及时钟对齐和数字校正电路构成。整合型前端与第二级、第三级、第四级、第五级流水线及并行子模数转换器依次相连，每一级得到的数字输出经过时钟对齐以及数字校正电路，共产生12位量化输出。本发明能够在保证模数转换器高性能的同时，大幅降低现有高速、高分辨率模数转换器的功耗。
-
公开(公告)号：CN117875386A
公开(公告)日：2024-04-12
申请号：CN202410059895.X
申请日：2024-01-15
Abstract: 提供了三维芯粒系统，包括：衬底；N层芯粒，每一层芯粒具有无金属区域和金属区域、多个IO端、以及第一硅通孔通道和第二硅通孔通道，其中N是大于等于2的整数，第一硅通孔通道贯穿每一层芯粒的无金属区域，第一层芯粒至第N‑1层芯粒中的每一层芯粒的第一硅通孔通道连接至一个IO端进而通过一个凸块单元与下一层芯粒的第一硅通孔通道连接；第一层芯粒至第N‑1层芯粒中的每一层芯粒的金属区域通过第二硅通孔通道连接至另一个IO端进而通过另一个凸块单元与下一层芯粒的金属区域连接；第N层芯粒的多个IO端通过衬底侧凸块单元与衬底连接。利用分别的第一硅通孔通道和第二硅通孔通道来连接N层芯粒以实现N层芯粒之间读写分离的数据通信。
-
公开(公告)号：CN117539827A
公开(公告)日：2024-02-09
申请号：CN202311557066.6
申请日：2023-11-21
Applicant: 复旦大学
Abstract: 本发明提供了一种支持浮点精度乘加运算的存算一体电路装置，具有这样的特征，包括写入控制驱动模块，用于对写入权重矩阵进行处理得到写入数据；地址解码模块，用于分别将写地址和读地址解码为独热码，分别得到写独热码和读独热码；指数阵列模块，包括指数存储阵列，用于根据写独热码和写入数据进行权重写入，并根据读独热码读取对应的权重指数；尾数和符号阵列模块，包括尾数和符号存储阵列，用于根据写独热码和写入数据进行权重写入，并根据读独热码读取对应的权重尾数；外围数字逻辑模块，用于根据激活指数、激活尾数、权重指数和权重尾数计算得到乘累加结果。总之，本方法能够实现存算一体结构上的完整浮点乘累加计算，并保持较好的精度。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.019 seconds)
