-
公开(公告)号：CN114694709A
公开(公告)日：2022-07-01
申请号：CN202210344123.1
申请日：2022-03-31
申请人： 安徽大学
IPC分类号： G11C11/413 , G11C11/416 , G06F21/78
摘要： 本发明公开一种基于数字机构的抗功耗攻击存储单元，该存储单元由第一PMOS晶体管，第二PMOS晶体管，第一NMOS晶体管，第二NMOS晶体管，第一反相器，第二反相器，第三反相器，第一传输门及第二传输门构成。本发明的基于数字机构的抗功耗攻击存储单元，能够提高单元电路的抗侧信道攻击的能力，可以在牺牲较小单元面积的情况下大幅度提高单元的稳定性，并且降低了单元的功耗。
-
公开(公告)号：CN114664361A
公开(公告)日：2022-06-24
申请号：CN202111347034.4
申请日：2021-11-15
申请人： 英特尔公司
发明人： 尚卡拉·纳塔拉扬 , 苏雷什·那加拉甘 , 阿力斯格·S·马德拉斯瓦拉 , 张屹华
IPC分类号： G11C16/34 , G11C16/04 , G11C11/413 , G06F12/0882 , G06F3/06
摘要： 可以通过内部缓冲器重复使用来对多级单元(MLC)非易失性(NV)介质进行编程，以减少对外部缓冲的需要。内部缓冲器与要编程的NV介质位于同一管芯上，并且与易失性存储器一起用于存储要编程的数据。内部缓冲器对用于NV介质的数据进行读取和编程。对NV介质进行编程包括将第一部分页暂存在缓冲器中用于编程，将第二部分页从NV介质读取到易失性存储器，将第二部分页存储在缓冲器中，以及使用第一部分页和第二部分页对NV介质进行编程。
-
公开(公告)号：CN114649011A
公开(公告)日：2022-06-21
申请号：CN202210338741.5
申请日：2022-03-31
申请人： 西安紫光国芯半导体有限公司
IPC分类号： G11C7/10 , G11C11/413
摘要： 本申请公开一种存储器的数据传输装置、数据传输方法及相关设备，涉及半导体技术领域，能够提高数据传输装置对于传输数据位宽的兼容性。存储器的数据传输装置，包括：配置模块，所述配置模块用于获取所述存储器的位宽和传输数据的位宽；处理模块，所述处理模块与所述配置模块通讯连接，响应于所述传输数据的位宽与所述存储器的位宽不匹配，所述处理模块用于基于所述存储器的位宽对所述传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的所述传输数据传输至所述存储器。
-
公开(公告)号：CN114496023A
公开(公告)日：2022-05-13
申请号：CN202111145879.5
申请日：2021-09-28
申请人： 三星电子株式会社 , 延世大学校产学协力团
IPC分类号： G11C11/413 , G11C11/416
摘要： 提供了集成电路存储器装置和静态随机存取存储器装置。集成电路存储器装置包括静态随机存取存储器(SRAM)单元和电耦接到所述SRAM单元的电荷存储电路。提供了电耦接到所述电荷存储电路的开关控制器。所述开关控制器和所述电荷存储电路被共同配置为通过以下方式循环与电耦接到所述SRAM单元的位线相关联的电荷来节省功率：(i)一旦SRAM单元写入操作开始，就从所述位线向电耦接到所述SRAM单元内的一对NMOS下拉晶体管的源极端子的电荷存储节点传输电荷，然后(ii)一旦所述SRAM单元写入操作完成，就使至少一部分电荷返回所述位线。
-
公开(公告)号：CN114334942A
公开(公告)日：2022-04-12
申请号：CN202011402870.3
申请日：2020-12-04
申请人： 创意电子股份有限公司 , 台湾积体电路制造股份有限公司
IPC分类号： H01L25/18 , H01L23/31 , G11C7/10 , G11C7/20 , G11C11/413
摘要： 本发明提供一种具有接口的半导体器件及半导体器件的接口管理方法，所述具有接口的半导体器件包括主器件以及多个从器件。主器件包括主接口。从器件一个接一个地在主器件上堆叠成三维堆叠。从器件中的每一者包括从接口及管理电路，主接口及从接口形成用于在主器件与从器件之间传递通信信号的接口。从器件中的当前一个从器件的管理电路驱动从器件中的下一个从器件。在从器件中的所述当前一个从器件处接收的操作命令仅通过接口被传递到从器件中的所述下一个从器件。来自从器件中的所述当前一个从器件的回应通过接口被传递回主器件。
-
公开(公告)号：CN110867201B
公开(公告)日：2022-03-25
申请号：CN201810983708.1
申请日：2018-08-27
申请人： 龙芯中科技术股份有限公司
IPC分类号： G11C11/413
摘要： 本发明实施例提供了一种存储单元及多端口静态随机存储器，涉及半导体技术领域。本发明实施例通过在存储单元设置存储电路和多个写入电路，存储电路包括第一存储模块、第二存储模块和控制模块，控制模块与电源电压端、接地端和第二存储模块连接，每个写入电路均包括写入模块和下拉模块，写入模块分别与字线、位线和第一存储模块的输入端连接，下拉模块分别与字线、接地端和控制模块连接。通过去除多个写入电路中的反相器和反位线BLB，当写入操作发生时，不会因反位线BLB上的信号翻转产生额外的功耗，降低写入操作导致的功耗；当在字线输入的信号有效时，断开第二存储模块的输出端到接地端之间的通路，增加写入操作的可靠性，降低写入难度。
-
公开(公告)号：CN114121085A
公开(公告)日：2022-03-01
申请号：CN202111423751.0
申请日：2021-11-26
申请人： 海光信息技术股份有限公司
IPC分类号： G11C11/413 , G11C16/24
摘要： 一种存储装置、数据校验方法及装置、非暂时性存储介质。存储装置包括存储阵列以及检测电路，检测电路被配置为可检测第n对输入线的第一输入线和第二输入线之间的电压差，以用于输出存储数据，以及被配置为可检测第n对输入线的第二输入线以及第n+1对输入线的第一输入线之间的电压差，以用于输出校验数据，进而基于多个校验数据对多个存储数据进行校验。该存储装置以及数据校验方法可以在不增加冗余存储，以及不增大存储装置面积的情况下，实现对存储装置中所有存储单元读出的存储数据进行有效侦测和校验。
-
公开(公告)号：CN114121084A
公开(公告)日：2022-03-01
申请号：CN202111421767.8
申请日：2021-11-26
申请人： 海光信息技术股份有限公司
发明人： 黄瑞锋
IPC分类号： G11C11/413 , G11C16/24
摘要： 一种存储装置、侦测方法及装置、存储介质。该存储装置包括存储阵列、侦测切换电路以及检测电路，存储阵列包括G对输出端口，每对输出端口包括第一输出端口和第二输出端口，以及排列为多行多列的多个存储单元，每行存储单元划分为G组，G组存储单元与G对输出端口一一对应，检测电路包括G个子检测电路。侦测切换电路被配置为将第n对输出端口的第一输出端口与第n个子检测电路的第一输入端口或第n+1个子检测电路的第一输入端口电连接，以及将第n对位线中的第二位线与第n个子检测电路的第二输入端口或第n+1个子检测电路的第二输入端口电连接。该存储装置能够准确确定存在风险的存储单元，并对存在风险的存储单元进行修复。
-
公开(公告)号：CN113823343B
公开(公告)日：2022-02-22
申请号：CN202111397966.X
申请日：2021-11-24
申请人： 中科南京智能技术研究院
IPC分类号： G11C11/413 , G11C11/419
摘要： 本发明涉及一种基于6T‑SRAM的分离的计算装置，包括存算单元阵列，所述存算单元阵列包括矩阵式排列的存算单元；所述存算单元包括6T‑SRAM、管M7、管M8和电容；各存算单元中，管M7的栅极连接6T‑SRAM的权重存储点，管M7的第一极连接输入信号端，管M7的第二极连接电容的第一端和读位线RBL，电容的第二端接地，管M8的栅极连接控制信号端，管M8的第一极和第二极均连接读位线RBL；各列存算单元的读位线RBL共线连接。本发明提高了计算结果的准确性。
-
公开(公告)号：CN113994428A
公开(公告)日：2022-01-28
申请号：CN202080039950.9
申请日：2020-05-27
申请人： 超威半导体公司
发明人： 米格尔·罗德里格斯 , 斯蒂芬·维克托·科索诺基 , 凯西·利·哈迪
IPC分类号： G11C5/14 , G11C7/22 , G11C11/413 , G11C11/417 , G11C11/419
摘要： 公开了用于由逻辑供应电压轨动态地生成存储器位单元供应电压轨的系统、设备和方法。电路包括至少一个或多个比较器、控制逻辑和功率级电路。所述电路接收逻辑供应电压轨并且使用比较器将逻辑电压与阈值电压进行比较。来自比较器的比较信号耦接到控制逻辑。控制逻辑基于比较信号并且基于存储器位单元供应电压轨期望的可编程动态范围生成模式控制信号。模式控制信号被提供到由逻辑供应电压轨生成存储器位单元供应电压轨的功率级电路。存储器位单元供应电压轨的电压电平可高于、低于或与逻辑供应电压轨相同。
-
-
-
-
-
-
-
-
-
搜索结果
1978 条记录 (耗时 0.031 秒)
