-
公开(公告)号：CN105047610B
公开(公告)日：2018-10-12
申请号：CN201510564851.3
申请日：2015-09-07
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L21/77 , H01L21/027 , H01L27/12 , G02F1/13
摘要： 本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以减少阵列基板的构图工艺数量，从而降低阵列基板的生产成本，提高生产效率和设备利用率。所述阵列基板的制作方法包括：在衬底基板上依次形成第一透明导电层和金属层；采用一次构图工艺形成栅电极、源电极、漏电极和第一透明电极。
-
公开(公告)号：CN108563046A
公开(公告)日：2018-09-21
申请号：CN201810035923.9
申请日：2018-01-15
申请人： 京东方科技集团股份有限公司
IPC分类号： G02F1/13 , G02F1/1339 , G06K9/20
摘要： 本发明公开一种隔垫物支撑能力评价方法和装置及计算机可读存储介质，包括获取基板上隔垫物和对应支撑垫的分布初始图像；分别进行二元灰阶化处理得到隔垫物和对应支撑垫的分布图像；根据分布图像得到两个二元矩阵；将两个二元矩阵在空间域中做卷积或在频域中做乘积，得到等效支撑矩阵；对等效支撑矩阵中元素的值为第一值的个数求和，得到支撑像素数，将支撑像素数与隔垫物分布图像中像素的总个数的比值作为该隔垫物和对应支撑垫的支撑能力评价结果。本发明通过获取隔垫物的参数或设计图来全面的对隔垫物的支撑能力进行评价，以计算出每个隔垫物最合适的尺寸和位置排布，提高隔垫物的支撑能力，使液晶盒的盒厚保持稳定和均一。
-
公开(公告)号：CN104966740B
公开(公告)日：2018-02-02
申请号：CN201510431173.3
申请日：2015-07-21
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L29/786 , H01L29/423 , H01L21/336 , H01L21/28 , H01L27/12
摘要： 本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示装置，属于薄膜晶体管技术领域。所述薄膜晶体管包括：衬底、栅电极、栅极绝缘层、以及有源层，栅极绝缘层包括：内部缺陷防止层和界面缺陷防止层，内部缺陷防止层位于界面缺陷防止层和栅电极之间，内部缺陷防止层用于减少栅极绝缘层的内部缺陷，界面缺陷防止层用于减少栅极绝缘层和有源层的接触界面的缺陷。本发明通过上述方式设置栅极绝缘层，可以减少栅极绝缘层内部以及栅极绝缘层与有源层接触面的缺陷态数量，进而减少了载流子(即正电子)在栅极绝缘层内部以及栅极绝缘层与有源层接触面处的累积，这样能有效减少薄膜晶体管的阀值电压的偏移现象，降低薄膜晶体管的不良率。
-
公开(公告)号：CN107330200A
公开(公告)日：2017-11-07
申请号：CN201710536335.9
申请日：2017-07-03
申请人： 京东方科技集团股份有限公司
IPC分类号： G06F17/50
摘要： 本发明公开了一种薄膜晶体管的耐受静电电压的确定方法及设备，属于显示面板制造领域。所述方法包括：建立薄膜晶体管的器件模型；在工艺参数为目标参数值时，确定所述薄膜晶体管的器件特性参数的参数阈值；模拟对所述薄膜晶体管的加载不断增大的静电释放电压，并检测所述加载静电释放电压的过程中，所述薄膜晶体管内部的器件特性参数的参数值；当所述参数值达到所述参数阈值时，将当前加载的静电释放电压确定为所述薄膜晶体管在所述工艺参数为目标参数值时的耐受静电电压。本发明解决了传统的性能测试过程复杂，测试效率低的问题。本发明实现了提高测试效率的有益效果。本发明用于显示面板的性能测试。
-
公开(公告)号：CN107170806A
公开(公告)日：2017-09-15
申请号：CN201710389075.7
申请日：2017-05-26
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L29/40 , H01L29/423 , H01L29/49 , H01L21/28 , H01L27/12
摘要： 本发明提供一种栅电极及其制作方法、阵列基板制作方法，该栅电极制作方法包括以下步骤：S1，提供一基板，该基板包括栅电极区域和非栅电极区域；S2，在基板上形成栅电极层，该栅电极层包括对应栅电极区域的导电部分和对应非栅电极区域的透明部分。本发明提供的栅电极及其制作方法、阵列基板制作方法的技术方案，可以消除段差，从而在对非晶硅层进行ELA工艺时，可以避免因段差对多晶硅的结晶性能产生的影响，从而可以获得良好的结晶效果。
-
公开(公告)号：CN106935512A
公开(公告)日：2017-07-07
申请号：CN201710330560.7
申请日：2017-05-11
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L21/336 , H01L29/786 , H01L27/12
摘要： 本发明提供一种金属氧化物薄膜晶体管、阵列基板、制作方法及显示装置。该金属氧化物薄膜晶体管的制作方法包括：提供一基底；在所述基底上形成金属氧化物半导体层；对所述金属氧化物半导体层进行补氢处理，在所述金属氧化物半导体层表面形成氢氧基。表面形成有氢氧基的金属氧化物半导体层的性能更为稳定，从而使得金属氧化物薄膜晶体管的Vth基本不随Vds变化而变化，从而提高了薄膜晶体管的性能。
-
公开(公告)号：CN106319465A
公开(公告)日：2017-01-11
申请号：CN201610726371.7
申请日：2016-08-25
申请人： 京东方科技集团股份有限公司
IPC分类号： C23C14/35
CPC分类号： C23C14/35 , C23C14/3407
摘要： 本发明实施例提供一种旋转靶及磁控溅射装置，涉及磁控溅射技术领域，用以解决靶材混合成型后无法进行组分调整的问题。该旋转靶，包括多个靶单元，各个靶单元围绕旋转轴线可拆卸连接构成封闭结构。
-
公开(公告)号：CN106206603A
公开(公告)日：2016-12-07
申请号：CN201610574113.1
申请日：2016-07-19
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L27/12 , H01L21/77 , H01L27/32 , G02F1/1362 , G09F9/33
CPC分类号： H01L27/124 , G02F1/1362 , G09F9/33 , H01L21/77 , H01L27/1259 , H01L27/127 , H01L27/3262
摘要： 本发明公开了一种阵列基板、其制作方法、显示面板及显示装置，通过调整构图工艺以将形成具有第一过孔的栅绝缘层图形的一次构图工艺和形成有源层图形的一次构图工艺，合并为一次构图工艺，可以在不增加构图工艺的前提下，通过一次构图工艺形成源漏电极的图形。由于在形成源漏电极图形的构图工艺中，只需要经过一次刻蚀液的刻蚀过程即可形成源漏电极的图形，可以降低构图工艺中光刻胶和金属层处于刻蚀液的时间，从而可以避免在刻蚀金属层的过程中光刻胶出现剥离以及源漏电极的图形发生变形的问题。
-
公开(公告)号：CN106206456A
公开(公告)日：2016-12-07
申请号：CN201610649679.6
申请日：2016-08-10
申请人： 京东方科技集团股份有限公司
摘要： 本发明涉及一种阵列基板的制作方法、阵列基板及显示装置，用以解决目前常见的LTPS工艺或其他顶栅结构中制作的遮光层，会在沉积缓冲层时形成段差进而造成各种不良的问题。该方法包括：在衬底基板上形成一整层不透光的膜层；对膜层进行处理，使膜层上形成透光区域和不透光区域；其中，不透光区域与有源层的沟道区域对应；在处理后的膜层上形成薄膜晶体管。本发明的制作方法，在形成薄膜晶体管之前形成一整层不透光的膜层，使其形成透光区域和不透光区域，因而在一整层的膜层上沉积其它膜层时不会出现段差，因而也避免了由于段差而造成的其它各种不良的问题。
-
公开(公告)号：CN105826398A
公开(公告)日：2016-08-03
申请号：CN201610424194.7
申请日：2016-06-15
申请人： 京东方科技集团股份有限公司
IPC分类号： H01L29/786 , H01L27/12
CPC分类号： H01L29/78696 , H01L27/1229 , H01L29/78609 , H01L29/78663 , H01L29/78672
摘要： 本发明提供一种薄膜晶体管、阵列基板及制作方法。其中，薄膜晶体管包括栅极和半导体层；所述半导体层包括：非晶硅图形和多晶硅图形；所述非晶硅图形的一部分嵌入但不贯通所述多晶硅图形，且位于所述多晶硅图形远离所述栅极的一侧。本发明的非晶硅图形一部分内嵌式在多晶硅图形，相比于现有的多晶硅/非晶硅的双层结构，可以继承非晶硅图形与多晶硅图形各自的优点，但缺点不再彼此作用。此外，非晶硅图形内嵌式在多晶硅图形的结构设计，可以降低非晶硅图形与多晶硅图形的接触面积，从而减少界面态缺陷。
-
-
-
-
-
-
-
-
-
搜索结果
132 条记录 (耗时 0.045 秒)