-
公开(公告)号：CN112104365B
公开(公告)日：2023-11-24
申请号：CN202010865738.X
申请日：2020-08-25
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的余量放大器。本发明的余量放大器，以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式来提高传统开环结构的余量放大器的线性度和电流效率；采用不完全建立的工作模式避免开环结构的余量放大器的带宽要求；通过设置开关晶体管，使其工作在动态模式下；通过设置增益调整单元，以克服余量放大器的跨导受到温度、工艺、电源电压波动的影响；本发明可显著降低集成模数转换器余量放大器的功耗。
-
公开(公告)号：CN115733496A
公开(公告)日：2023-03-03
申请号：CN202211441218.1
申请日：2022-11-17
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种输入分段式流水线逐次逼近型模数转换器。本发明电路包括两个对称的通道，每个通道包括：输入缓冲器、两级逐次逼近型模数转换器、自适应数字选择逻辑电路和开环余量放大器。输入缓冲器对输入信号进行放大并分成四段模拟信号；四个第一级逐次逼近型模数转换器分别对这四段模拟信号进行采样量化，从而得到四组数字码值；利用自适应数字选择逻辑电路在四组数字码值中选择出正确量化的结果，并将其对应的模拟余量传递给开环余量放大器；开环余量放大器对模拟余量信号进行放大，由第二级逐次逼近型模数转换器进行采样量化，并产生第二级数字码值。本发明把低电压域低功耗的输入缓冲器应用于高性能模数转换器。
-
公开(公告)号：CN114584106A
公开(公告)日：2022-06-03
申请号：CN202210179231.8
申请日：2022-02-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种带电平转换的截止频率可调的抗混叠滤波器。本发明电路由一个二阶巴特沃斯低通滤波器和一个电平位移电路组成。二阶巴特沃斯低通滤波器由一个有源放大器和外围二阶RC网络组成，带有CMOS开关进行截止频率切换。电平位移电路由一个高压的栅压自举开关和一个采样电容构成，与后级模数转换器的电容阵列相搭配实现电平位移功能。其中高性能放大器为实现低噪声，高线性度的信号传输功能提供保障，栅压自举开关与电容实现了低功耗电平位移。
-
公开(公告)号：CN114095028A
公开(公告)日：2022-02-25
申请号：CN202111313432.4
申请日：2021-11-08
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明属于集成电路技术领域，具体为一种采样模式可选择的分裂流水线逐次逼近型模数转换器。本发明电路由两个对称的半通道组成，每个半通道包括：采样模式可选择的第一级ADC、采用电平移位技术的振铃式运算放大器、第二级ADC和控制采样模式选择的相关数字电路。本发明根据外部输入采样模式控制信号对第一级ADC的采样模式进行选择，使系统实际采样值为输入信号或其水平正、负偏移或其按比例缩放；四种模式为基于Split架构数字后台校正算法的更严格的判据提供了电路实现，避免了误收敛。电平移位技术减小运放功耗，闭环放大减小增益误差，两级ADC以流水线方式工作，使电路更适于较低功耗高速高精度ADC的应用场景。
-
公开(公告)号：CN114095022A
公开(公告)日：2022-02-25
申请号：CN202111407498.X
申请日：2021-11-24
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于机器学习的分裂流水线逐次逼近模数转换器校准方法。本发明方法包括：使用开环余量放大器的分裂式流水线逐次逼近型模数转换器模型，完成输入模拟信号到数字码值的转换；采用神经网络失真补偿模块，通过补偿模拟电路引入的失真，完成对输出结果的数字后台校准。对该神经网络的训练不需要关于ADC结构的相关信息，且输出的数据具有稀疏性。通过对矩阵稀疏情况分析并剪枝，以降低神经网络的计算量；同时可由稀疏情况预测ADC的级数分配等结构信息。本发明对使用开环余量放大器的分裂式流水线逐次逼近型模数转换器电路结构具有广泛适用性，并且可以得到超过LMS校准算法的精度。
-
Patent Agency Ranking
公开(公告)号：CN104883188B
公开(公告)日：2018-04-03
申请号：CN201510220289.2
申请日：2015-05-04
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种全数字实现的闪烁型模数转换器。本发明结构包括：由两组并联三态门和去耦合电容构成的差分信号采样保持阵列，由与非门/非门和去耦合电容构成的具有使用内置参考电压的（2N‑1）个差分延时链对阵列，以及锁存器阵列；差分信号经两个相同的采样保持阵列，每一个DDLP对应一对差分参考电压，差分信号在保持期间控制相应DDLP产生不同延时，延时链的延时由若干个与非门和非门决定，并经过去耦合电容实现微调；再经过锁存器比较，得到DDLP的两个输出上升沿的延时大小，得到温度计码的数字比较输出。本发明可以在较高速度下实现较好的模数转换性能，节省面积、功耗，同时也降低了设计复杂度。
-
公开(公告)号：CN104168020B
公开(公告)日：2017-10-10
申请号：CN201410408302.2
申请日：2014-08-19
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于模数转换器技术领域，具体为一种逐位逼近型模数转换器的电容非线性校准电路及方法。电路结构包括一数模转换器，时钟控制电路，校正逻辑控制电路，误差测量及存储电路，加法器逻辑，比较器以及逐位逼近型模数转换器逻辑电路。该方法步骤为：校准逻辑控制电路开启，模数转换器进行误差测量，误差测量及存储电路分别计算各位电容的误差系数并存储；待误差系数都存储完毕，校准逻辑控制电路关闭，模数转换器通过加法器将输出码与误差系数相加得到最终校准输出码。本发明适用于高精度低功耗逐位逼近型模数转换器，主要优势在于不增加额外模拟电路的情况下校准电容阵列中由于寄生电容及电容阵列失配引起的非线性误差，硬件及功耗代价小。
-
公开(公告)号：CN106067817A
公开(公告)日：2016-11-02
申请号：CN201610411806.9
申请日：2016-06-14
Applicant: 复旦大学
CPC classification number: H03M1/0695 , H03M1/38
Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。
-
公开(公告)号：CN102769468B
公开(公告)日：2016-08-03
申请号：CN201210286030.4
申请日：2012-08-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种采用共享前端子模数转换器的时间交织流水线型模数转换器结构，其中流水线结构的通道模数转换器除去了前端采样保持放大电路。在省略采样保持放大电路的流水线结构模数转换器和时间交织结构的模数转换器中都各自存在不同类型采样时间误差。相比于已提出的方法和结构，本发明提出了在所有省略采样保持放大器的流水线型通道模数转换器的前端采用共享前端子模数转换器的结构。这种结构将两种类型的采样时间误差统一，很大程度地简化了采样时间误差校准算法和电路结构的复杂度，最终有效地减小芯片的功耗和面积。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.039 seconds)
