-
公开(公告)号：CN110941185A
公开(公告)日：2020-03-31
申请号：CN201911326403.4
申请日：2019-12-20
Applicant: 安徽大学
IPC: G05B13/04
Abstract: 本发明公开了一种用于二值神经网络的双字线6TSRAM单元电路，其中：PMOS晶体管M1和M2为预充电管，M1和M2的源极共同接到电源Vdd，M1的漏级接在位线BLB上，M2的漏级接在位线BL上；且M1和M2的栅极共同连接到控制端sw2；PMOS晶体管M3为一列6TSRAM单元阵列共用的平衡电压管，M3的源级、漏级分别与位线BLB、BL相连接，用于平衡两条位线BL和BLB上面的电压；且M3的栅极连接到控制端sw1；电容C0和C1为位线BLB和BL上的寄生电容。该电路结构减少了面积和功耗，改善了线性度，同时将模拟域的运算与数字域的运算相结合，减少了模拟域的计算量与电路的复杂性。
-
公开(公告)号：CN110491424A
公开(公告)日：2019-11-22
申请号：CN201910635294.8
申请日：2019-07-15
Applicant: 安徽大学
IPC: G11C7/12 , G11C8/08 , G11C11/418 , G11C11/419
Abstract: 本发明公开了一种延时链多行读取阵列和补偿电路结构，所述电路结构包括延时链电路信号产生电路、6T单元阵列电路和电流镜补偿电路，其中：PMOSFET晶体管M0的源极接VDD，漏极与PMOSFET晶体管M1的漏极连接，栅极连接控制信号WLB3，WLB3信号是由延时链电路信号产生电路产生的控制信号8T、4T、2T、1T中的8T控制信号；PMOSFET晶体管M1的源极连接NMOSFET晶体管M2的漏极和栅极，并和NMOSFET晶体管M3的栅极连接；PMOSFET晶体管M1的栅极连接至BLB；NMOSFET晶体管M2的源极连接地；NMOSFET晶体管M3的漏极连接BLB，且该NMOSFET晶体管M3的源极连接地；利用WLB3信号和PMOSFET晶体管来控制所述电流镜补偿电路的开启，位线(BLB)通过复制的电流通路放电，从而达到补偿的目的。
-
公开(公告)号：CN110379449A
公开(公告)日：2019-10-25
申请号：CN201910599805.5
申请日：2019-07-04
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种具有高写裕度的10T TFET与MOSFET器件混合型SRAM单元电路，其整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P-I-N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。
-
公开(公告)号：CN110379448A
公开(公告)日：2019-10-25
申请号：CN201910599322.5
申请日：2019-07-04
Applicant: 安徽大学
IPC: G11C11/412 , G11C11/417
Abstract: 本发明公开了一种具有高写裕度的9T TFET与MOSFET器件混合型SRAM单元电路，单元的整体结构采用了读写分离的方式，单元电路的主体采用TFET器件，传输管部分采用了TFET器件与MOSFET器件组合方式，既克服了堆叠TFET传输能力弱的缺点，又避免了TFET器件作SRAM单元传输管时出现的P-I-N正偏电流问题。提高了单元的写能力，降低了单元的静态功耗。
-
公开(公告)号：CN110058839A
公开(公告)日：2019-07-26
申请号：CN201910217478.2
申请日：2019-03-21
Applicant: 安徽大学
IPC: G06F7/50
Abstract: 本发明公开了一种基于静态随机存储器内存内减法的电路结构，包括整体时序控制模块、行地址译码模块、列地址译码模块、SRAM存储阵列、字线选择模块和输出模块，整体时序控制模块与行地址译码模块、列地址译码模块、字线选择模块和输出模块连接；行地址译码模块与字线选择模块相连；字线选择模块与所述SRAM存储阵列相连；SRAM存储阵列与列地址译码模块以及输出模块相连；在SRAM存储阵列中包括若干SRAM单元，每4个SRAM单元组成4位二进制减法计算单元模块Block4B。该电路结构可以减少传输过程消耗的能量，同时提高了计算时数据的吞吐率，并且不需要将数据读出SRAM，从而能大大降低功耗。
-
Patent Agency Ranking
公开(公告)号：CN104299644B
公开(公告)日：2017-05-03
申请号：CN201410577373.5
申请日：2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路可以消除半选问题，同时解决读半选问题和写半选问题，不会带来稳定性问题，同时没有额外的功耗消耗，实验测得当列译码单元(CMUX)为4时，总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3％和88.2％；同时，该电路大幅提高读噪声容限，使读噪声容限与保持状态噪声容限类似，达到了传统6T的读噪声容限的2.3倍；另外，该电路通过打断反相器反馈结构使得写裕度有所提高，达到了传统6T SRAM单元的1.41倍。
-
公开(公告)号：CN103400597B
公开(公告)日：2016-04-20
申请号：CN201310316948.3
申请日：2013-07-25
Applicant: 安徽大学
IPC: G11C15/00
Abstract: 本发明公开了一种超低功耗混合型内容可寻址存储器，其字结构控制电路（102′）的电路结构包括：第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第二NMOS晶体管（N2）依次串联于正电压输入端和负电压输入端之间；与非型块（101）中的第一匹配线（ML1）通过反相器（F）与第二NMOS晶体管（N2）电连接；或非型块（103）中的第二匹配线（ML2）分别与第四PMOS晶体管（P4）、第四NMOS晶体管（N4）和第三NMOS晶体管（N3）电连接；字结构匹配线（ML）由第四PMOS晶体管（P4）和第四NMOS晶体管（N4）之间引出。本发明不仅能够避免在预充阶段产生直流功耗、改善预充能力，而且能够大幅削减甚至消除字结构匹配线ML上的电平抖动，从而保证了字结构匹配线ML上输出结果的准确性。
-
公开(公告)号：CN119438851B
公开(公告)日：2025-05-13
申请号：CN202510027241.3
申请日：2025-01-08
Applicant: 安徽大学
Abstract: 本发明属于集成电路测试领域，具体涉及一种BTI测试电路、晶圆中MOS管的BTI测试方法与设备。BTI测试电路包括一个由3组以上NMOS管和PMOS管构成的反相器链，以及一个由两个PMOS管和两个NMOS管构成的使能电路。使能电路采用或非门电路或与非门电路的架构；使能电路用于向反相器链输出控制信号，进而使得反相器链上的所有偶数位或所有奇数位上的MOS管处于相同的偏置状态，以支持对状态同步的各个MOS管的BTI效应进行并行测试。该BTI测试电路还可以利用被测电路中的晶体管搭建以进一步降低测试方案的硬件成本和可复用性。该方案解决了现有晶体管BTI测试和芯片可靠性评估的效率较低，成本较高的问题。
-
公开(公告)号：CN119741185A
公开(公告)日：2025-04-01
申请号：CN202411817124.9
申请日：2024-12-11
Applicant: 安徽大学
Abstract: 本发明涉及集成电路设计领域中的一种数字图像处理方法及硬件电路、特征向量存储与匹配方法。数字图像处理方法包括：在数字图像中，以每个特征点为中心，以r格像素为半径定下一个圆形区域；分别从圆心角0°、‑22.5°开始，每隔45°均划分出8块扇形区域，顺次交叉编码；针对同一存储单元的存储内容m个幅值存储位置进行1至m的顺次编码；旋转数字图像使主方向角呈0°；改变旋转前扇形区域的存储信息的信息存储位置和相应m个幅值的幅值存储位置。本发明针对每个特征点在划定圆形区域的基础上，勾画出存在重叠关系的16个扇形区域，因此根据主方向角旋转后，圆形区域不需要重新统计，只需把存储的顺序变动，简化特征向量生成过程，利于硬件实现。
-
公开(公告)号：CN119483593A
公开(公告)日：2025-02-18
申请号：CN202510065555.2
申请日：2025-01-16
Applicant: 安徽大学
Abstract: 本发明涉及图像传感器设计技术领域，具体涉及用于CIS的高速Pipe‑SAR‑ADC电路及模块。本发明的电路首先通过CDS‑PGA部对输入信号进行采样保持、增益放大、引入固定偏移，得到差分信号；再通过第一级SAR‑ADC部对差分信号进行6bit量化，得到6位数值码及残差信号；接着通过MDAC部将残差信号进行放大，得到放大信号；然后通过第二级SAR‑ADC部对到放大信号进行7bit量化，得到7位数值码；最后通过冗余校准部依据6位数值码、7位数值码进行冗余校准得到最终的12位数字码。本发明不仅能够满足更高的输入信号范围、更高的信噪比，而且降低了噪声、消除了失调电压，能够实现高速、低噪声及高分辨率。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.069 seconds)
