-
公开(公告)号：CN106244991B
公开(公告)日：2018-11-13
申请号：CN201610729646.2
申请日：2016-08-26
申请人： 电子科技大学
IPC分类号： C23C14/35
摘要： 本发明涉及磁性材料制备领域，特别涉及一种吸波多层薄膜及其制备方法。该吸波多层薄膜为制备于衬底上的多层薄膜，从下至上分为三个部分，依次为衬底、中间层和顶层。中间层是由n个单元从下至上依次依次堆叠而成，n≥1，单元是下层共振吸收频率为f1的磁性层和上层是隔离层的双层单元结构，最终依次堆叠为f1‑fn共计2n层的中间层。顶层是由均匀排布的相同条形FeCo基合金磁性薄膜组合而成，条形薄膜的数量≥2。f1‑fn的磁性层的共振吸收频率相同和/或不同。本发明将吸波多层薄膜的吸收频带有效拓宽，并且不局限于材料本身的吸收频率，且有效的将材料的吸收频带拓宽至高频，可用于噪声抑制器，传输线等器件中。
-
公开(公告)号：CN105845435B
公开(公告)日：2018-05-18
申请号：CN201610341269.5
申请日：2016-05-23
申请人： 电子科技大学
摘要： 本发明属于磁性材料制备技术领域，特别是涉及一种宽频带吸波磁性薄膜及其制备方法。该宽频带吸波磁性薄膜为制备于衬底上呈周期性排列的薄膜，基本单元是由2个以上不同宽度的条形薄膜构成，条形薄膜宽度是1μm‑30μm，相邻条形薄膜间的间隙宽度为1μm‑10μm，厚度为20‑200nm。其排列周期为基本单元沿条形薄膜的短轴方向依次排列，材料为铁钴基合金材料。本发明将具有相同宽度条形间隙的不同宽度的条形薄膜组合，通过间隙阻断薄膜间的耦合作用，使不同条形薄膜对应的共振峰能够有效的叠加在一起，达到展宽薄膜共振频带的目的。本发明制备的宽频带吸波磁性薄膜具有高频，宽频带吸波性能，制备过程简单易实施，成本低。
-
公开(公告)号：CN104113315B
公开(公告)日：2017-05-10
申请号：CN201410336320.4
申请日：2014-07-15
申请人： 西安电子科技大学
IPC分类号： H03K17/567
摘要： 本发明公开了一种PMOS四相电流源开关驱动电路，主要解决现有PMOS四相电流源的开关驱动信号同步性较差的问题。其包括信号产生电路、一级锁存电路、二级锁存电路、通路控制电路、交叉点调整电路；信号产生电路产生四相开关信号；一级锁存电路及二级锁存电路对该四相开关信号依次作两次延迟；通路控制电路利用四相开关信号及其二次延迟信号产生通路控制信号输出给交叉点调整电路；交叉点调整电路利用通路控制信号对一次延迟的四相开关信号进行调整，并将该调整后的信号输出至外部的PMOS四相电流源。本发明提高了开关驱动信号的同步性，降低了四相开关信号的交叉点，可用于数模转换器集成电路的制作。
-
公开(公告)号：CN106244991A
公开(公告)日：2016-12-21
申请号：CN201610729646.2
申请日：2016-08-26
申请人： 电子科技大学
CPC分类号： C23C14/352 , C23C14/10 , C23C14/165 , C23C14/185 , C23C14/5873 , H01F41/18
摘要： 本发明涉及磁性材料制备领域，特别涉及一种吸波多层薄膜及其制备方法。该吸波多层薄膜为制备于衬底上的多层薄膜，从下至上分为三个部分，依次为衬底、中间层和顶层。中间层是由n个单元从下至上依次依次堆叠而成，n≥1，单元是下层共振吸收频率为f1的磁性层和上层是隔离层的双层单元结构，最终依次堆叠为f1-fn共计2n层的中间层。顶层是由均匀排布的相同条形FeCo基合金磁性薄膜组合而成，条形薄膜的数量≥2。f1-fn的磁性层的共振吸收频率相同和/或不同。本发明将吸波多层薄膜的吸收频带有效拓宽，并且不局限于材料本身的吸收频率，且有效的将材料的吸收频带拓宽至高频，可用于噪声抑制器，传输线等器件中。
-
公开(公告)号：CN103973324B
公开(公告)日：2016-11-23
申请号：CN201410154881.2
申请日：2014-04-17
申请人： 电子科技大学
IPC分类号： H04B1/16
摘要： 本发明属于数字信号处理领域，特别涉及一种宽带数字接收机，目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、频谱变换模块及频谱变换模块。第一滤波器组分别与输入端及模拟混频模块连接，第二滤波器组分别与模拟混频模块及模数转换模块连接，时频变换模块分别与模数转换模块及频谱拼接模块连接，输出端与频谱拼接模块连接。本发明适用于电子侦察接收、实时频谱分析、雷达、通信等领域。
-
公开(公告)号：CN103427780B
公开(公告)日：2016-01-20
申请号：CN201310391024.X
申请日：2013-08-31
申请人： 西安电子科技大学
IPC分类号： H03H7/24
摘要： 本发明公开了一种半分布式无源可变衰减器，包括0～7dB分布式衰减模块、8dB衰减模块、16dB衰减模块、输入控制转换模块，采用体端与源极相连结构、带有沟道并联电阻结构，以及堆叠结构的三种开关场效应晶体管作为控制开关，由五位数字信号独立控制工作，通过共面波导传输线进行相邻衰减模块间，以及与50Ω的输入和输出阻抗之间的匹配，工作频率范围为0～50GHz，以1dB长度步进在的0～31dB的衰减范围内，可实现共32种状态低差损低相移的信号幅度衰减。本发明具有差损低、附加相移小、线性度高、工作频段宽、电路结构简单的优点，可用于处理大功率信号的射频/微波系统。
-
公开(公告)号：CN103973324A
公开(公告)日：2014-08-06
申请号：CN201410154881.2
申请日：2014-04-17
申请人： 电子科技大学
IPC分类号： H04B1/16
摘要： 本发明属于数字信号处理领域，特别涉及一种宽带数字接收机，目的是为了解决现有数字接收机实时频谱处理带宽较窄、频谱分辨率较低的问题。本发明提供一种宽带数字接收机，包括输入端及输出端，还包括第一滤波器组、模拟混频模块、第二滤波器组、模数转换模块、频谱变换模块及频谱变换模块。第一滤波器组分别与输入端及模拟混频模块连接，第二滤波器组分别与模拟混频模块及模数转换模块连接，时频变换模块分别与模数转换模块及频谱拼接模块连接，输出端与频谱拼接模块连接。本发明适用于电子侦察接收、实时频谱分析、雷达、通信等领域。
-
公开(公告)号：CN103475357A
公开(公告)日：2013-12-25
申请号：CN201310392076.9
申请日：2013-08-31
申请人： 西安电子科技大学
IPC分类号： H03K19/094 , H01L23/64
摘要： 本发明公开一种可应用于射频集成电路的基于有源电感实现的片上半有源电感，包括一个片上无源电感、一个负阻结构单元和一个有源电感单元三个部分。其中，片上无源电感的一端为输入端，另一端接地；负阻结构单元是一个二端口电路，其中端口1接输入端，端口2接有源电感单元的输入端；有源电感单元是一个单端输入有源电感，其输入端与负阻结构单元的端口2相连接。本发明采用负阻结构单元补偿了无源片上电感的损耗，将有源电感连接负阻结构单元的负载，占用芯片面积小，提高了片上无源电感在高频下的Q值。
-
公开(公告)号：CN103297049A
公开(公告)日：2013-09-11
申请号：CN201310192069.4
申请日：2013-05-13
申请人： 西安电子科技大学
IPC分类号： H03M1/10
摘要： 本发明提供一种数模转换器动态校正装置，附加于电流舵数模转换器的输入、输出之间，包括延迟电路、校正电流产生器、电流开关和逻辑控制电路。由延迟电路、校正电流产生器和电流开关形成的校正通道，其层数可根据校正精度灵活设定。本发明中的数模转换器动态校正方法：校正准备阶段，对毛刺采样、转换成校正信息并存储；正常工作阶段读取校正信息，输出电流脉冲对毛刺信号补偿。本发明利用多路校正电流脉冲叠加，逐次分时段对数模转换器输出电流进行校正，补偿、抵消输出电流毛刺，解决了毛刺导致动态性能过低的技术问题，本发明不改变数模转换器内部结构；在提高电路动态性能同时，对电路速度、精度影响小，使用范围广泛。
-
公开(公告)号：CN1779988A
公开(公告)日：2006-05-31
申请号：CN200510096163.5
申请日：2005-10-14
申请人： 西安电子科技大学
IPC分类号： H01L29/78 , H01L29/02 , H01L27/00 , H01L21/336 , H01L21/822
摘要： 本发明公开了一种可集成的高压VDMOS晶体管结构及其制备方法。其结构采用在N型外延层4与衬底1的界面上设有N型埋层2，在N型外延层上设有P型体沟道区11和深N+扩散区5及P型阱6，该P型体沟道区的四周设有P型场限环7，该P型体沟道区的内部设有源区，源区内设有N+环12s和P+接触区13，该深N+扩散区与N型埋层相连接构成漏区引出，在栅氧化层和场氧化层表面设置有多晶硅栅和场板。其制备过程是：注入埋层、生长外延层，在外延层上注入深N+扩散区、P型阱、场限环，并对外延层进行氧化、淀积、刻蚀多晶硅形成多晶硅栅极及场板，用自对准工艺制备体沟道区，在体沟道区内注入源区和在深N+扩散区内注入漏区的接触区。具有击穿电压高的优点，可用于高压功率集成电路。
-
-
-
-
-
-
-
-
-
搜索结果
111 条记录 (耗时 0.038 秒)
