-
公开(公告)号：CN1547701A
公开(公告)日：2004-11-17
申请号：CN02816779.1
申请日：2002-08-29
申请人： 模拟设备公司
CPC分类号： G06F11/3636 , G06F1/04 , G06F1/08 , G06F1/3203 , G06F1/3237 , G06F1/324 , G06F1/3287 , G06F1/3296 , G06F9/3836 , G06F9/3851 , G06F9/3869 , G06F9/4843 , G06F12/0842 , G06F12/0859 , G06F13/28 , G06F13/385 , G06F2213/3814 , H03L7/0802 , H03L7/095 , H03L7/183 , H04W88/06 , Y02D10/126 , Y02D10/128 , Y02D10/151 , Y02D10/171 , Y02D10/172 , Y02D10/24 , Y02D50/20 , Y02D70/1222 , Y02D70/124 , Y02D70/142 , Y02D70/144 , Y02D70/164 , Y10S331/02
摘要： 提供一种用于操作包括处理器和高速缓冲存储器的嵌入式处理器系统的方法和装置。该方法包括用与第一任务相关的数据填充高速缓冲存储器中的一条或多条列，执行第一任务，以及响应于第一任务执行期间的高速缓存缺失，执行高速缓存列填充操作，并在高速缓存列填充操作期间执行第二任务。高速缓冲存储器通过产生处理器中断，或通过通知运行在处理器中的任务调度程序来通知列填充操作的处理器。
-
公开(公告)号：CN1168259C
公开(公告)日：2004-09-22
申请号：CN00104815.5
申请日：2000-03-27
申请人： 三菱电机株式会社
发明人： 石见幸一
IPC分类号： H04L7/00
CPC分类号： H03L7/16 , G06F1/08 , H03L7/07 , H03L7/0812 , H03L7/095
摘要： 获得一种切换频率时相位不易偏移、不易浪费消耗功率的时钟生成电路。它备有根据分频比控制信号，对输入时钟进行分频，输出分频时钟的分频电路(11)；以及将内部时钟的相位调节成外部时钟的相位的相位控制装置(15、18)。分频电路(11)还有在从相位控制装置供给的锁定信号为激活的期间内禁止分频时钟的分频比控制信号禁止电路(35a、35b、35c)。
-
公开(公告)号：CN1502072A
公开(公告)日：2004-06-02
申请号：CN01822675.2
申请日：2001-02-07
申请人： 高通股份有限公司
CPC分类号： G06F9/3869 , G06F1/08 , G06F1/10 , G06F1/3203 , G06F1/3228 , G06F1/3237 , G06F9/30083 , Y02D10/128 , Y02D50/20
摘要： 提供了将时钟信号应用于诸如蜂窝电话的移动用户台内所用的流水线精简指令集计算(RISC)处理器的技术。本文所提供的专门技术适当于通过确保断电前处理器当前流水线各级的完成，在提供处理器和外围组件之间同步的同时，使RISC处理器断电。在避免由RISC处理器内不可预测的性能所产生的同步伪信号时，使用其它专门技术来实现在同步或异步时钟信号间转换。描述所述技术的方法和设备的实施例。
-
公开(公告)号：CN1090779C
公开(公告)日：2002-09-11
申请号：CN96194251.7
申请日：1996-03-25
申请人： 艾利森电话股份有限公司
发明人： K·G·斯特拉林
CPC分类号： G06F11/1604 , G06F1/08 , G06F11/1695 , G06F11/20
摘要： 第一和第二并行处理器以包括同步独立模式在内的多种模式中的一种模式运行。每个处理器包括一个时钟，用于有选择地提供第一高频时钟信号给两个处理器。每个处理器还包括工作在比第一频率低的第二频率的电子电路，它产生时钟选择信号，该信号从第一和第二处理器的时钟中选择一个时钟作为两个处理器的时钟。电子电路根据模式改变信号而产生较低频率的时钟切换控制信号。较低频率的时钟控制信号在被用来选择时钟中的一个时钟前被再定时以使得它们和第一频率时钟信号同步。
-
公开(公告)号：CN1281294A
公开(公告)日：2001-01-24
申请号：CN00104815.5
申请日：2000-03-27
申请人： 三菱电机株式会社
发明人： 石见幸一
CPC分类号： H03L7/16 , G06F1/08 , H03L7/07 , H03L7/0812 , H03L7/095
摘要： 获得一种切换频率时相位不易偏移、不易浪费消耗功率的时钟生成电路。它备有根据分频比控制信号,对输入时钟进行分频,输出分频时钟的分频电路(11);以及将内部时钟的相位调节成外部时钟的相位的相位控制装置(15、18)。分频电路(11)还有在从相位控制装置供给的锁定信号为激活的期间内禁止分频时钟的分频比控制信号禁止电路(35a、35b、35c)。
-
-
-
公开(公告)号：CN1185847A
公开(公告)日：1998-06-24
申请号：CN96194251.7
申请日：1996-03-25
申请人： 艾利森电话股份有限公司
发明人： K·G·斯特拉林
CPC分类号： G06F11/1604 , G06F1/08 , G06F11/1695 , G06F11/20
摘要： 第一和第二并行处理器以包括同步独立模式在内的多种模式中的一种模式运行。每个处理器包括一个时钟,用于有选择地提供第一高频时钟信号给两个处理器。每个处理器还包括工作在比第一频率低的第二频率的电子电路,它产生时钟选择信号,该信号从第一和第二处理器的时钟中选择一个时钟作为两个处理器的时钟。电子电路根据模式改变信号而产生较低频率的时钟切换控制信号。较低频率的时钟控制信号在被用来选择时钟中的一个时钟前被再定时以使得它们和第一频率时钟信号同步。
-
公开(公告)号：CN1168501A
公开(公告)日：1997-12-24
申请号：CN97102066.3
申请日：1997-01-17
申请人： 德克萨斯仪器股份有限公司
发明人： 小拉沃恩·F·瓦茨
IPC分类号： G06F11/30
CPC分类号： G06F1/324 , G06F1/08 , G06F1/206 , G06F1/3203 , G06F11/3024 , G06F11/3058 , G06F11/3423 , Y02D10/126 , Y02D10/16 , Y02D10/34
摘要： 一种用于控制被检测CPU动态操作特征的方法和系统，用于在CPU以第一时钟频率工作时检测至少一个CPU动态操作特征。系统根据至少一个动态操作特征确定存在一个设定点中断条件。当存在设定点中断条件时，电路及指令相对于第一时钟频率控制时钟频率。否则，则重复上述确定及控制步骤。本方法和系统还确定CPU是否处于受计算量限制状态。此项操作连同实时节电设备及方法是本发明的特点。
-
公开(公告)号：CN109274437A
公开(公告)日：2019-01-25
申请号：CN201811443990.0
申请日：2018-11-29
申请人： 努比亚技术有限公司
发明人： 闫旭辉
摘要： 本发明公开了一种摄像头抗干扰方法、设备及计算机可读存储介质，属于通讯技术领域。所述方法包括：获取移动终端的摄像头的主时钟MCLK时域信号的谐波功率值；获取所述移动终端的摄像头与天线的联合仿真数据；根据所述谐波功率值及所述联合仿真数据计算指定频段对应的MCLK倍频点的干扰值，其中所述指定频段为所述移动终端支持的工作频段；若所述干扰值达到预设值，将所述指定频段中与所述MCLK倍频点对应的通信信道写入频段规避列表；将所述频段规避列表导入所述移动终端，以使移动终端根据所述频段规避列表对通信信道进行调整，避免因通信信道与摄像头的MCLK频率发生冲突引起的射频干扰。本发明实现方式简单，不仅节省了系统资源，而且效率较高。
-
-
-
-
-
-
-
-
-
搜索结果
446 条记录 (耗时 0.022 秒)
