-
公开(公告)号：CN106484639A
公开(公告)日：2017-03-08
申请号：CN201610882984.X
申请日：2016-10-10
申请人： 郑州云海信息技术有限公司
CPC分类号： G06F13/16 , G06F9/30141 , G06F11/079 , G06F11/2294 , G06F11/3058 , G06F11/3089 , G06F13/4282
摘要： 本发明公开一种通过ipmi协议获取CPU寄存器信息的方法，涉及计算机技术,基于批处理脚本，利用ipmi协议访问cpu寄存器，获取cpu寄存器数值后，进行格式化保存，并对寄存器进行分析，通过批处理脚本对寄存器数值进行spec对应，并给出格式化标准的校验结果；大大节省了人力以及时间成本，并且减少了人为操作可能带来的错误，操作简单，为工程师进行信息收集以及debug提供了极大的便利。
-
公开(公告)号：CN105589679A
公开(公告)日：2016-05-18
申请号：CN201510938098.X
申请日：2011-12-30
申请人： 世意法(北京)半导体研发有限责任公司 , 意法半导体股份有限公司
IPC分类号： G06F9/30
CPC分类号： G06F12/0802 , G06F9/30098 , G06F9/3012 , G06F9/30141
摘要： 本发明涉及用于共享处理器过程上下文的寄存器堆组织。具体地，一种寄存器堆组织用于支持来自多个处理器或流水线的多个访问。这种共享寄存器堆被组织用于包括高性能(HP)内核和低功率(LP)内核的多个处理器设备。该共享寄存器堆包括耦合至独立HP和LP写和读端口的独立HP和LP存储单元。
-
公开(公告)号：CN105487865A
公开(公告)日：2016-04-13
申请号：CN201510839611.X
申请日：2015-11-27
申请人： 山东超越数控电子有限公司
CPC分类号： G06F9/4418 , G06F9/30141
摘要： 本发明公开了一种解决USB设备异常唤醒系统的方法，所述方法在系统进入S3时，产生一个SMI中断，利用该中断号注册一个中断处理函数，在中断函数中通过配置USB控制器的寄存器，使相应的USB Port处于disable状态。本发明利用SMI中断的方式，在系统进入S3状态时，对相应的USB Port进行配置，使其在系统S3时处于Disable状态，从而不会引起系统的异常唤醒。
-
公开(公告)号：CN103970505B
公开(公告)日：2016-04-06
申请号：CN201410033696.8
申请日：2014-01-24
申请人： 想象力科技有限公司
发明人： H·杰克逊
CPC分类号： G06F9/30123 , G06F9/3012 , G06F9/30141 , G06F9/3802 , G06F9/3838 , G06F9/384 , G06F9/3855 , G06F9/3857 , G06F12/0875 , G06F2212/452
摘要： 公开了用于在乱序处理器中使用的被划分为多个子寄存器文件的寄存器文件。所述寄存器文件还具有多个缓冲器，每一个缓冲器与所述子寄存器文件中的一个相关联。每一个缓冲器接收并存储目的地为相关联的子寄存器文件的写入操作，所述写入操作随后被发布到所述子寄存器文件。具体地说，在每一个时钟周期，确定在所述缓冲器中是否存在还没有被发布到所述相关联的子寄存器文件的至少一个写入操作。如果在所述缓冲器中存在还没有被发布到所述相关联的子寄存器文件的至少一个写入操作，则将未发布的写入操作中的一个发布到所述相关联的子寄存器文件。每一个子寄存器文件也可以具有仲裁逻辑单元，所述仲裁逻辑单元通过优先考虑读取操作来解决想要在相同的时钟周期中访问所述相关联的子寄存器文件的读取和写入操作之间的冲突，除非相冲突的写入操作已经到达呈交时间。
-
公开(公告)号：CN102112965B
公开(公告)日：2015-06-17
申请号：CN200880130631.8
申请日：2008-08-08
申请人： 富士通株式会社
发明人： 大贯祥照
CPC分类号： G06F9/30127 , G06F9/30141
摘要： 在采用寄存器窗口方式的运算处理装置中，构成为通过当前窗口选择和寄存器选择两个阶段来控制寄存器文件的读取部分，且将在多个读取端口选择的寄存器针对各端口预先设定为能够进行乱序执行。由此，不必设置临时存储器就能够向运算部进行数据读取，且能够进行窗口切换命令的后续命令的乱序执行。
-
公开(公告)号：CN104685465A
公开(公告)日：2015-06-03
申请号：CN201380051548.2
申请日：2013-10-09
申请人： 高通股份有限公司
发明人： 阿贾伊·阿南特·英格尔 , 马克·M·霍夫曼 , 迪帕克·马修
IPC分类号： G06F9/30
CPC分类号： G06F9/30141 , G06F9/30018 , G06F9/30036 , G06F9/30043 , G06F9/30109 , G06F9/3012
摘要： 一种方法包含根据选择模式将多个地址线中的第一地址线及所述多个地址线中的第二地址线选择性地耦合到向量寄存器堆的多个元素组中的第一元素组。所述方法还包含经由单个读取端口存取存储于由所述第一地址线选择性地寻址的所述第一元素组内的数据。
-
公开(公告)号：CN101689110B
公开(公告)日：2013-07-31
申请号：CN200780053400.7
申请日：2007-06-20
申请人： 富士通株式会社
IPC分类号： G06F9/38
CPC分类号： G06F9/3851 , G06F9/30123 , G06F9/30127 , G06F9/30141
摘要： 在用于使多个线程以同步多线程方式动作的指令执行控制装置中，对每个线程准备结构寄存器(22-0、22-1)，并设置选择电路(32、24)，用于在从寄存器文件(20)读出功能的执行所需要的操作数数据的情况下，预先选择从寄存器文件(20)进行读出的线程。就可以在较早的阶段进行结构寄存器的选择，虽然增加了选择结构寄存器的部分的电路，但是，能够通过选择进行读出的线程的结构寄存器减少电路的布线量。
-
公开(公告)号：CN101278258B
公开(公告)日：2013-03-27
申请号：CN200680036745.7
申请日：2006-08-09
申请人： 高通股份有限公司
发明人： 詹姆斯·诺里斯·迪芬德尔费尔 , 托马斯·安德鲁·萨托里乌斯 , 杰弗里·托德·布里奇斯 , 迈克尔·斯科特·麦基尔文 , 格雷戈里·克里斯托弗·布尔达
IPC分类号： G06F9/30
CPC分类号： G06F9/30105 , G06F9/30141
摘要： 本发明揭示一种寄存器堆。所述寄存器堆包括多个寄存器及一解码器。所述解码器可经配置以接收所述寄存器中的任一者的地址，且在所述被寻址寄存器中的数据无效时停用对所述被寻址寄存器的读取操作。
-
公开(公告)号：CN101501633B
公开(公告)日：2013-02-20
申请号：CN200780029199.9
申请日：2007-08-02
申请人： 高通股份有限公司
发明人： 林任从 , 爱辛·阿尔弗雷德·郭 , 徐迪藻
IPC分类号： G06F9/30 , G06F9/46 , G01R31/317 , G06F9/38
CPC分类号： G06F9/30123 , G01R31/31853 , G01R31/318533 , G06F9/30116 , G06F9/30141 , G06F9/3863 , G06F9/462
摘要： 本发明提供一种改变执行上下文的方法，其包含接收上下文选择输入。在第一时钟相位中，所述方法包含将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中，所述方法包含将所述阴影执行上下文的第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中及将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。在特定实施例中，所述方法可包含接收测试模式选择及将例如扫描测试或自动测试型式所生成的数据等测试数据移位到测试输出。
-
公开(公告)号：CN1532686B
公开(公告)日：2012-11-28
申请号：CN200410003820.2
申请日：2000-06-26
申请人： 英特尔公司
发明人： G·K·陈
CPC分类号： G06F9/3001 , G06F9/30032 , G06F9/30098 , G06F9/3012 , G06F9/30141
摘要： 处理器以及由处理器为矩阵处理使用两组寄存器的方法一个处理器具有至少两组寄存器。第一组存储数据矩阵，第二组存储该数据矩阵的转置拷贝。当修改第一组的任何行的任何部分时，也自动修改在第二组中的转置拷贝的列的相应部分。由处理器使用为矩阵处理的两组寄存器的方法包括存储数据矩阵到第一组寄存器，第一组寄存器具有第一数目的寄存器，每一寄存器包括第一数目的存储单元，每一存储单元存储矩阵的一个元素，和转置该数据矩阵到第二组寄存器，第二组寄存器具有第二数目的寄存器，每一寄存器包括第二数目的存储单元。该方法还包括引用第一组寄存器中的一个寄存器来操作数据矩阵的一行和引用第二组寄存器中的一个寄存器来操作数据矩阵的一列。
-
-
-
-
-
-
-
-
-
搜索结果
102 条记录 (耗时 0.02 秒)