公开(公告)号：CN1825485A

公开(公告)日：2006-08-30

申请号：CN200510083353.3

申请日：2005-07-12

申请人： 旺宏电子股份有限公司

发明人： 林永丰 ,  林俞伸 ,  陈耕晖 ,  洪俊雄

IPC分类号： G11C16/06 ,  G11C7/00 ,  G11C5/14 ,  G05F1/10

CPC分类号： H02M3/073 ,  H02M2003/075

摘要： 一种多模式充电泵电路具有对应于一组时钟信号的单一的充电泵。于一第一模式下所提供的这组时钟信号具有可变频率，此可变频率为一第一供应电位与温度的函数；而于一第二模式下所提供的这组时钟信号具有可变频率，此可变频率为一第二供应电位与温度的函数。电路设计在第一模式期间将所有级串联，以便产生较高电压输出，且电路设计在第二模式期间将多级的子集串联同时禁能其它级，以便产生较低电压输出。一个预充电电路亦被提供，其于第二模式下操作充当一供应源节点，并于第一模式下操作充当预充电/箝位器。

公开(公告)号：CN110837664B

公开(公告)日：2023-07-21

申请号：CN201810926067.6

申请日：2018-08-15

申请人： 旺宏电子股份有限公司

发明人： 陈嘉荣 ,  张钦鸿 ,  陈耕晖

IPC分类号： G06F21/87

摘要： 本发明公开了一种多芯片封装模块、其控制方法及安全芯片。该多芯片封装模块包括一存储芯片及一安全芯片。该控制方法包括以下步骤：以该安全芯片的一处理电路，自一主机接收一命令；若该命令含有一安全要求，致能一安全路径，使一输入输出讯号输入至该处理电路，以执行一安全程序并存取该存储芯片。

公开(公告)号：CN111488630B

公开(公告)日：2023-07-04

申请号：CN201910670937.2

申请日：2019-07-24

申请人： 旺宏电子股份有限公司

发明人： 陈耕晖 ,  张坤龙 ,  张钦鸿 ,  王裕谦

IPC分类号： G06F21/78 ,  G06F21/74 ,  G06F21/60

摘要： 一种可配置安全存储区域的存储装置及其操作方法，存储装置包含存储阵列和安全电路，存储阵列具有I/O路径，以及耦接到存储阵列的I/O路径的安全电路。存储装置包含控制电路，以响应于配置数据而使用安全电路。存储装置包含配置储存器，以储存控制电路可存取的配置数据，以指定存储阵列中安全存储区域的位置和大小。响应于外部命令及配置数据，控制电路可被配置来响应于在外部命令中所指定的操作上而使用安全电路对安全存储区域内进行存取，或者响应于安全存储区域外的存取而不使用安全电路。

公开(公告)号：CN114444140A

公开(公告)日：2022-05-06

申请号：CN202110563900.7

申请日：2021-05-24

申请人： 旺宏电子股份有限公司

发明人： 张钦鸿 ,  陈嘉荣 ,  陈耕晖 ,  张坤龙

IPC分类号： G06F21/79 ,  G06F21/72 ,  G06F21/60 ,  H04L9/06 ,  H04L9/08 ,  H04L9/32

摘要： 本发明公开了一种存储器装置，包括：存储器单元阵列；物理不可复制函数电路，设置于存储器装置中，物理不可复制函数电路用以生成物理不可复制函数码；数据路径，将第一电路连接至第二电路，数据路径设置于存储器装置中耦接至存储器单元阵列；以及逻辑电路，用以使用物理不可复制函数码编码来自第一电路的数据路径上的数据以产生经编码数据且将经编码数据提供至第二电路。

公开(公告)号：CN111723409A

公开(公告)日：2020-09-29

申请号：CN202010186254.2

申请日：2020-03-17

申请人： 旺宏电子股份有限公司

发明人： 洪俊雄 ,  张坤龙 ,  陈耕晖 ,  黄世昌 ,  张钦鸿 ,  范振嘉

IPC分类号： G06F21/73 ,  G06F21/79 ,  H04L9/32

摘要： 本发明公开了一种集成电路、存储器电路以及用于操作集成电路的方法，在集成电路上的PUF电路中使用物理不可复制功能来产生安全密钥且通过存储在一非易失性存储单元集合中使安全密钥稳定。稳定化安全密钥自所述非易失性存储单元集合移动至闪存，且在存储于闪存时，以安全协议形式加以利用。此外，自PUF电路至所述非易失性存储单元集合的数据传送可在使用PUF电路产生安全密钥之后在安全时间禁用，诸如在安全密钥已自所述非易失性存储单元集合移动至闪存之后禁用。

公开(公告)号：CN105446731B

公开(公告)日：2020-04-14

申请号：CN201510238781.2

申请日：2015-05-12

申请人： 旺宏电子股份有限公司

发明人： 陈耕晖 ,  张坤龙 ,  王裕谦

IPC分类号： G06F9/30 ,  G06F12/02 ,  G06F13/16

摘要： 本发明公开了一种指令处理的方法与装置，用于在一存储器控制器之中，该指令处理的方法包括：接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binary digit)；在该串行输入讯号的多个奇数位置或多个偶数位置的其中这些位置撷取这些二进制数以形成一第一子串行(sub‑series)；在该串行输入讯号的这些奇数位置或这些偶数位置的另一这些位置撷取这些二进制数以形成一第二子串行；比较该第一及该第二子串行；以及若该第一及该第二子串行互补，由该存储器控制器执行该第一子串行代表的一指令。

公开(公告)号：CN110837664A

公开(公告)日：2020-02-25

申请号：CN201810926067.6

申请日：2018-08-15

申请人： 旺宏电子股份有限公司

发明人： 陈嘉荣 ,  张钦鸿 ,  陈耕晖

IPC分类号： G06F21/87

摘要： 本发明公开了一种多芯片封装模块、其控制方法及安全芯片。该多芯片封装模块包括一存储芯片及一安全芯片。该控制方法包括以下步骤：以该安全芯片的一处理电路，自一主机接收一命令；若该命令含有一安全要求，致能一安全路径，使一输入输出讯号输入至该处理电路，以执行一安全程序并存取该存储芯片。

公开(公告)号：CN109949837A

公开(公告)日：2019-06-28

申请号：CN201810154765.9

申请日：2018-02-23

申请人： 旺宏电子股份有限公司

发明人： 杨尚辑 ,  廖惇雨 ,  陈耕晖

IPC分类号： G11C7/06 ,  G11C7/12 ,  G11C16/24 ,  G11C16/26

摘要： 一种存储装置，包括存储单元阵列，存储单元阵列包含位线及偏压电路单元。感测放大器具有耦接到数据线的数据线输入、和一参考输入。可控参考电流源可被耦接到感测放大器的参考输入。装置上的控制电路以执行读取操作，读取操作包括第一阶段和第二阶段，在第一阶段中阵列被偏压以在被选位线上感应漏电流，在第二阶段中阵列被偏压以读取被选位线上的被选存储单元。装置上的电路被设置以在第一阶段中采样漏电流，并在第二阶段中控制可控参考电流源为所采样的漏电流的一函数。

公开(公告)号：CN104916328B

公开(公告)日：2019-05-31

申请号：CN201510088382.2

申请日：2015-02-26

申请人： 旺宏电子股份有限公司

发明人： 洪俊雄 ,  张坤龙 ,  陈耕晖 ,  罗思觉

IPC分类号： G11C16/22

CPC分类号： G06F3/0622 ,  G06F3/062 ,  G06F3/064 ,  G06F3/0652 ,  G06F3/0659 ,  G06F3/0688 ,  G06F12/1416

摘要： 本发明提供了一种存储器的集成电路上的数据的保护方法及相关的存储器电路。该保护方法包括将非挥发性保护码存储在集成电路上。非挥发性保护码具有关于存储器的多个区段中的各区段的表示保护状态的第一数值或表示未保护状态的第二数值。此方法包括将挥发性保护码存储在集成电路上。挥发性保护码具有关于多个区段中的各区段的表示保护状态的第一数值或表示未保护状态的第二数值。此方法包括当供特定区段用的挥发性保护码具有第一数值时，通过使用集成电路上的电路阻止特定区段的修改，否则允许特定区段的修改，并在初始化程序中将挥发性保护码设定至非挥发性保护码的数值。

公开(公告)号：CN108958647A

公开(公告)日：2018-12-07

申请号：CN201810251840.3

申请日：2018-03-26

申请人： 旺宏电子股份有限公司

发明人： 张坤龙 ,  陈耕晖 ,  罗思觉 ,  杨尚辑

IPC分类号： G06F3/06

CPC分类号： G06F3/0659 ,  G06F3/0613 ,  G06F3/0644 ,  G06F3/0679 ,  G06F12/00 ,  G06F12/0246 ,  G06F2212/1024 ,  G06F2212/7201 ,  G06F2212/7203 ,  G11C7/1042 ,  G11C16/10 ,  G11C16/26 ,  G11C2207/2209 ,  G06F3/0638 ,  G06F3/0611

摘要： 一种存储器装置包括：一存储器，具有一第一存储库的一第一页与一第二存储库的一第二页；以及一地址译码器，用以将多个指令地址映射至多个实体地址。该存储器装置还包括一电路，用以维持一状态以指示一最近写入页，译码包括指令地址的多个指令序，以及实施一操作，该操作包括：(i)响应于接收一第一指令序，该第一指令序包括一读取指令地址，该读取指令地址用以读取数据，根据该状态，使得该地址译码器将该读取指令地址映射至该第一页与该第二页的其中一页；以及(ii)响应于接收一第二指令序，该第二指令序包括一写入指令地址，该写入指令地址用以写入数据，根据该状态，使得该地址译码器将该写入指令地址映射至该第一页与该第二页的其中另一页。