-
公开(公告)号：CN112447235B
公开(公告)日：2024-09-06
申请号：CN202010047445.0
申请日：2020-01-16
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种存储器装置及其感测方法，存储器装置包括存储单元阵列(memory cell array)、多个感测放大器(sense amplifier)以及用于控制多个感测放大器的存储器控制器。存储单元阵列包括多个位线(bit line)，其中一位线耦接到多个存储单元。感测放大器耦接到位线，并提供感应电流(sensing current)，以存取(access)来自于与位线相对应的多个存储单元的一个或多个存储单元的数据。存储器控制器执行操作包括：在存储器存取周期的预充电阶段(pre‑charging stage)期间，将第一电压提供至特定(particular)感测放大器；以及在存储器存取周期的感测阶段期间，将第二电压提供至特定感测放大器，其中第二电压是低于第一电压的非零电压。
-
公开(公告)号：CN112185964B
公开(公告)日：2024-09-03
申请号：CN201910896376.8
申请日：2019-09-20
申请人： 旺宏电子股份有限公司
IPC分类号： H10B10/00 , H01L21/768 , H01L23/528
摘要： 本发明涉及一种包括存储器芯片的装置，所述存储器芯片具有存储器阵列、与存储器阵列的数据携带节点通信的位线以及与存储器阵列的某些栅极控制节点通信的字线。存储器芯片具有在各自存储器芯片内连线位置处形成于内连线表面上的接合垫。存储器阵列的每个位线及每个字线包括芯片的导电层中的各自着陆垫，且这些着陆垫经由重布线导体连接至一组存储器芯片接合垫中的每一个。用于位线的重布线导体具有正平均侧向信号行进距离，其小于用于字线的重布线导体的正平均侧向信号行进距离。
-
公开(公告)号：CN118536552A
公开(公告)日：2024-08-23
申请号：CN202310651110.3
申请日：2023-06-02
申请人： 旺宏电子股份有限公司
摘要： 本公开提供了一种用于储存由类神经网络执行的推论操作期间计算节点值的权重数据的方法及其人工智能推论存储装置。其中，用于储存权重数据的方法包括以下步骤：接收类神经网络定义，其具有多层的类神经网络，各层具有多个节点；用于为此层中的多个网络节点的每个类神经网络节点计算类神经网络推论结果的一组权重被决定；为在一页面的存储器中的层决定的此组的权重可储存于高带宽非易失性存储器(NVM)中，以使得用于此层中的多个节点的每个类神经网络节点计算出类神经网络推论结果的任何权重，可一起被储存在此页面的存储器中以便一起被撷取(retrieval)，权重可被储存在跨越过多个存储器通道的不同阵列中。
-
公开(公告)号：CN112670279B
公开(公告)日：2024-08-23
申请号：CN201910977071.X
申请日：2019-10-15
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/02
摘要： 本发明公开了一种静电放电保护装置，包含第一掺杂区、硅控整流器、以及旁路单元。第一掺杂区耦接于第一节点，且用于作为硅控整流器与旁路单元的共同阳极。若第一节点的电流小于触发电流值，电流经由旁路单元放电，而若电流大于触发电流值，电流经由旁路单元与硅控整流器放电。
-
公开(公告)号：CN112466891B
公开(公告)日：2024-08-23
申请号：CN202010877035.9
申请日：2020-08-27
申请人： 旺宏电子股份有限公司
发明人： 吕函庭
摘要： 一种三维闪存存储器、控制电路、形成栅极叠层的方法，三维闪存存储器包括一栅极叠层结构，具有彼此电性绝缘的多个栅极层；一圆柱形通道柱，垂直地延伸穿过栅极叠层结构的每个栅极层，圆柱形通道柱的横截面为一圆柱体；一第一导电柱，垂直地延伸穿过栅极叠层结构，第一导电柱位于圆柱形通道柱内并电性连接至圆柱形通道柱；一第二导电柱，垂直地延伸穿过栅极叠层结构，第二导电柱位于圆柱形通道柱内并电性连接至圆柱形通道柱，第一导电柱和第二导电柱彼此分离。三维闪存存储器还包括一铁电层，设置于栅极叠层结构的此多个栅极层和圆柱形通道柱之间。
-
公开(公告)号：CN115472619B
公开(公告)日：2024-08-20
申请号：CN202110675870.9
申请日：2021-06-18
申请人： 旺宏电子股份有限公司
摘要： 本公开提供了一种存储器元件，包括：第一叠层结构，包括第一绝缘层以及位于所述第一绝缘层上的第一导电层；第二叠层结构，位于所述第一叠层结构上，所述第二叠层结构包括相互交替的多个第二导电层与多个第二绝缘层；通道柱，穿过所述第二叠层结构，并且延伸至所述第一叠层结构；储存层，位于所述通道柱与所述第一叠层结构之间以及所述通道柱与所述第二叠层结构之间；以及导电柱，位于所述第一导电层中，且与所述第一导电层和所述基底电性连接。
-
公开(公告)号：CN118510278A
公开(公告)日：2024-08-16
申请号：CN202310203230.7
申请日：2023-03-06
申请人： 旺宏电子股份有限公司
摘要： 本公开提供了一种存储器装置，包括：基底与堆叠结构。堆叠结构的下部包括第一全域选择线结构与第二全域选择线结构。所述第一全域选择线结构包括第一长条物、第二短条物与位于第一长条物、第二短条物之间的第一连接部。所述第一长条物与所述第二短条物在第一方向延伸，所述第一连接部在不同于所述第一方向的第二方向延伸，所述第一长条物从第一存储器阵列区经过阶梯结构区连续延伸至第二存储器阵列区。所述第二全域选择线结构与所述一全域选择线结构相邻，被所述第一全域选择线结构的所述第一连接部分割成彼此分离的两部分。
-
公开(公告)号：CN118426672A
公开(公告)日：2024-08-02
申请号：CN202310137419.0
申请日：2023-02-20
申请人： 旺宏电子股份有限公司
摘要： 本公开提供一种混合式存储器内搜索IMS内容可寻址存储器CAM单元、存储器装置及数据搜索方法。该混合式存储器内搜索IMS内容可寻址存储器CAM单元包括：一第一IMS CAM单元；以及一第二IMS CAM单元，耦接至该第一IMS CAM单元，其中，该第一IMS CAM单元与该第二IMS CAM单元为不同类型，以及当该混合式IMS CAM单元储存一储存数据时，该第一IMS CAM单元储存该储存数据的一第一部分，该第二IMS CAM单元储存该储存数据或该储存数据的一第二部分。
-
公开(公告)号：CN112349326B
公开(公告)日：2024-07-16
申请号：CN201910804993.0
申请日：2019-08-28
申请人： 旺宏电子股份有限公司
摘要： 本发明公开了一种存储器装置，包括一存储器控制器、一计算存储器以及一功能电路。计算存储器耦接至存储器控制器，且用以接收多个第一信号以输出多个第二信号，其中各第二信号具有一参数值，参数值为电压值或电流值。功能电路耦接至计算存储器，且用以指出这些第二信号中具有最大的参数值者或具有最小的参数值者。
-
公开(公告)号：CN113220609B
公开(公告)日：2024-07-12
申请号：CN202010081531.3
申请日：2020-02-06
申请人： 旺宏电子股份有限公司
发明人： 张耀仁
IPC分类号： G06F13/28
摘要： 本发明公开了一种信号收发系统与方法，该信号收发系统包括：一第一信号收发端；以及一第二信号收发端，有线耦接至该第一信号收发端，其中，于该第一信号收发端送出一数字信号至该第二信号收发端，响应于所检测到的一第一信号边缘，该第二信号收发端开始计时一第一时槽，根据在该第一时槽内所检测到的至少一信号边缘的一个数，该第二信号收发端判断该数字信号为逻辑“0”或逻辑“1”。
-
-
-
-
-
-
-
-
-
搜索结果
5244 条记录 (耗时 0.076 秒)