小线宽高频GaN器件及其制备方法
    71.
    发明公开

    公开(公告)号:CN117612937A

    公开(公告)日:2024-02-27

    申请号:CN202311665752.5

    申请日:2023-12-06

    Applicant: 浙江大学

    Abstract: 本发明提供一种小线宽高频GaN器件及其制备方法,通过形成SixN叠层,在采用传统的光刻方法时,即可形成开口宽度大于底部宽度的类倒梯形的栅极窗口,以缩减栅极尺寸,突破设备线宽限制,实现小线宽的GaN器件的制备;通过形成低k的介电侧墙,可精确控制栅脚尺寸且可提高GaN器件的耐压性;通过形成高k的介电钝化保护层,可确保工艺制备过程中不引入额外的工艺损伤,有效钝化缺陷,提高GaN器件性能,且能提高GaN器件的散热水平;通过形成光刻胶填充层,可制备悬空的T型栅极,以减小GaN器件的寄生参数,提升GaN器件的频率。本发明工艺简单、成本低、可重复性强,适用于制备小线宽高频GaN器件。

    兼容SIP架构的JESD204C接口的传输系统、传输方法、通信设备及介质

    公开(公告)号:CN117294751A

    公开(公告)日:2023-12-26

    申请号:CN202311577930.9

    申请日:2023-11-24

    Applicant: 浙江大学

    Abstract: 本申请提供的兼容SIP架构的JESD204C接口的传输系统、传输方法、通信设备及介质,包括:发送端和接收端;所述发送端与所述接收端通过串行接口通信连接;所述发送端和接收端分别配置有兼容SIP架构的JESD204C接口;所述JESD204C接口包括:协议层和物理层;其中,所述协议层与所述物理层之间包括若干条通道;各所述通道均以66bits数据进行数据传输;在非SIP架构下,各所述通道分别以66bits数据进行数据传输;在SIP架构下,将66bits数据转换为两路22bits数据分别通过通道进行数据传输。本申请的JESD204C接口可兼容SIP架构进行数据传输,减小芯片面积和避免产生漏电,节省逻辑资源消耗。

    相位指示电路、转换器芯片及多芯片同步系统

    公开(公告)号:CN117040535A

    公开(公告)日:2023-11-10

    申请号:CN202311301564.4

    申请日:2023-10-10

    Applicant: 浙江大学

    Abstract: 本发明提供一种相位指示电路、转换器芯片及多芯片同步系统,相位指示电路包括延时线模块、并联采样模块、相位指示模块及寄存器模块;延时线模块接收同步信号,用于对同步信号进行2M级延时并生成2M个延时信号,M为大于1的整数;并联采样模块与延时线模块相连,以参考时钟作为采样时钟,对2M个延时信号进行同步采样并生成2M个采样信号;相位指示模块与并联采样模块相连,以参考时钟作为工作时钟,根据2M个采样信号的值来指示同步信号相对于参考时钟的相位偏差,并在相位偏差小于预设偏差时生成同步时钟;寄存器模块与相位指示模块相连,用于对2M个采样信号进行存储。通过本发明解决了现有技术无法对同步信号进行相位偏差指示的问题。

    GaN器件结构及其制备方法
    74.
    发明授权

    公开(公告)号:CN113053842B

    公开(公告)日:2023-11-10

    申请号:CN202110170455.8

    申请日:2021-02-08

    Applicant: 浙江大学

    Abstract: 本发明提供一种GaN器件结构及其制备方法,制备方法包括:提供半导体基底,进行碳化形成碳化硅层,形成外延结构,形成器件电极,形成窗口,在半导体基底背面制备背孔,形成散热腔,液冷自背孔通入并基于散热腔实现散热。本发明通过基底中的氧化层定义液冷的沟道位置,通过氧化层的刻蚀形成液冷散热通道,通过液冷散热流经器件有效区,大大增强了散热效果,无需传统的衬底背部减薄工艺,金属热沉键合工艺;本发明可以基于背孔及其布置进一步优化散热效果,并且,背孔还可以同时作为形成散热腔的开口;另外,可以通过正面开窗形成散热腔并实现器件的有效隔离,同时还可以进一步增强散热,提高工艺效率。

    具有共模锁定功能的检测电路、系统及方法

    公开(公告)号:CN115033048B

    公开(公告)日:2023-09-15

    申请号:CN202210846596.1

    申请日:2022-07-19

    Applicant: 浙江大学

    Abstract: 本发明实施例涉及电源管理电路技术领域,特别涉及一种具有共模锁定功能的检测电路、系统及方法。其中,检测电路包括:电压检测模块、共模锁定模块、阈值设定模块和误差放大器模块;电压检测模块的两个输入端分别连接至外部待测单元的两端;共模锁定模块的输入端连接至电压检测模块任一个输入端的连接线上,共模锁定模块的输出端连接至阈值设定模块,用于根据接收到的电压值和预设共模输入电压范围调整阈值设定模块的电压阈值;误差放大器模块,用于输出补偿电压至外部控制驱动及功率传输模块,以使控制驱动及功率传输模块根据补偿电压调整为负载提供的功率,进一步使得待测单元两端的电压值逐渐稳定在共模输入电压范围内。

    干法刻蚀损伤的修复方法及栅极的制备方法

    公开(公告)号:CN116613066A

    公开(公告)日:2023-08-18

    申请号:CN202310578402.9

    申请日:2023-05-22

    Applicant: 浙江大学

    Abstract: 本发明提供一种干法刻蚀损伤的修复方法及栅极的制备方法,本发明将具有栅极干法刻蚀损伤的氮化镓外延衬底先通过湿法腐蚀降低干法刻蚀物理轰击造成的表面粗糙度和表面粗糙引起的表面缺陷,再通过表面离子处理来修复干法刻蚀对氮化镓外延层造成的晶格缺陷,本发明能大幅度减小因干法刻蚀造成的缺陷密度和表面粗糙度的影响,并通过原子力显微镜图和测量肖特基电容得到了验证,解决了现有技术中栅极形貌差和刻蚀工艺窗口小的问题,本发明操作简单,成本低廉,便于本发明的推广。

    低压差检测防反灌保护电路、负载开关芯片及电源系统

    公开(公告)号:CN116544904A

    公开(公告)日:2023-08-04

    申请号:CN202310807030.2

    申请日:2023-07-04

    Applicant: 浙江大学

    Abstract: 本发明提供一种低压差检测防反灌保护电路、负载开关芯片及电源系统,其中,低压差检测防反灌保护电路包括:第一PMOS管、第二PMOS管、压差检测模块及保护控制模块;第一PMOS管和第二PMOS管串联于输入电压和输出电压之间;压差检测模块基于低阈值的第三PMOS管对输出电压和输入电压进行低压差检测,并在输出电压大于输入电压且二者之间的压差值大于第三PMOS管的阈值电压绝对值时,触发保护控制模块关断第一PMOS管和第二PMOS管以防止电流反灌,同时还对第三PMOS管进行电压钳位。通过本发明解决了现有技术中需要两个电源轨、无法在低压差下进行防反灌保护等问题。

    DC-DC降压变换器、负载点电源及电子系统

    公开(公告)号:CN116488465A

    公开(公告)日:2023-07-25

    申请号:CN202310421958.7

    申请日:2023-04-19

    Applicant: 浙江大学

    Abstract: 本发明提供一种DC‑DC降压变换器、负载点电源及电子系统,其中,DC‑DC降压变换器包括前级降压模块及后级降压模块;前级降压模块以两组前级开关管分时导通形成四条电容充电链路的方式,对直流电压进行降压处理得到输入电压,并控制前级开关管进行零电流关断;其中,输入电压为直流电压的四分之一;后级降压模块接收输入电压,并通过调整后级开关管的占空比来控制输出电压的大小。通过本发明提供的DC‑DC降压变换器、负载点电源及电子系统,解决了传统BUCK型DC‑DC降压变换器存在体积较大的问题。

    多端口射频微波芯片测试方法及装置

    公开(公告)号:CN116466217A

    公开(公告)日:2023-07-21

    申请号:CN202310362207.2

    申请日:2023-03-30

    Abstract: 本发明提供了一种多端口射频微波芯片测试方法及装置,其中方法包括:控制集成测试系统中集成的多个模块化仪器,以对被测件进行不同芯片参数的测试,得到参数测试结果;根据参数测试结果,获取被测件的实际反射系数和测试反射系数;被测件包括开路、短路和负载;负载的测试反射系数不等于0;根据实际反射系数和测试反射系数,计算8项误差模型的单端口误差项,以根据单端口误差项计算出两个端口分别对应的误差修正T参数矩阵;根据实际反射系数和测试反射系数计算夹具的S参数;根据两个端口分别对应的误差修正T参数矩阵和夹具的S参数,对参数测试结果进行校准修正。本方案,能够提高多端口射频微波芯片的测试效率和测试精度。

    DC-DC降压变换器、负载点电源及电子系统

    公开(公告)号:CN116436295A

    公开(公告)日:2023-07-14

    申请号:CN202310421962.3

    申请日:2023-04-19

    Applicant: 浙江大学

    Abstract: 本发明提供一种DC‑DC降压变换器、负载点电源及电子系统,其中,DC‑DC降压变换器包括前级级联分压模块及后级降压变换模块;前级级联分压模块以两组前级开关管分时导通形成两条电容充电链路的方式,对直流电压进行降压处理得到后级输入电压,其中,后级输入电压为直流电压的二分之一;后级降压变换模块接收后级输入电压,并通过调整后级开关管的占空比来控制输出电压的大小。通过本发明提供的DC‑DC降压变换器、负载点电源及电子系统,解决了传统BUCK型DC‑DC降压变换器因开关管承受的电压应力较大导致其体积较大,不利于芯片小型化的问题。

Patent Agency Ranking