一种基于JESD204B协议的弹性缓冲器
    71.
    发明公开

    公开(公告)号:CN117271417A

    公开(公告)日:2023-12-22

    申请号:CN202311175762.0

    申请日:2023-09-11

    Abstract: 本发明提供了一种基于JESD204B协议的弹性缓冲器,检测多个通道的同步序列ILAS中的R字,以确定固定时延;存储所有多个通道的同步序列ILAS,在同一时间释放以使所有通道同步;将固定时延赋值给计数器,以使四字计数器达到固定时延后归零,并对读地址和写地址同步计数;所述ILAS包括四个多帧;根据读地址和写地址的计数值计算每个通道的ILAS的可变时延。本发明通过读取同步FIFO的读写地址,可以准确确定可变延迟取值,对于JESD204B子类1的四字节处理适应性较高。

    一种可配置时间域流水线模数转换器

    公开(公告)号:CN117215168A

    公开(公告)日:2023-12-12

    申请号:CN202311076113.5

    申请日:2023-08-24

    Abstract: 本发明涉及一种可配置时间域流水线模数转换器,包括:第一可配置模数转换器和多个级联的第二可配置模数转换器,其中,第一可配置模数转换器作为可配置时间域流水线模数转换器的第一级,用于将输入的电压信号转换为时间信号,并对时间信号进行量化后传输至多个级联的第二可配置模数转换器中;第二可配置模数转换器,用于对输入的余量时间信号逐级进行放大并量化产生对应的数字码和余量时间信号;其中,第一可配置模数转换器和第二可配置模数转换器通过设置的放电和充电开关电容阵列实现时间增益可配置的功能。本发明采用可配置TA和SA TDC的结构,避免了电压放大器的使用,线性度较高,满足ADC的精度配置要求,不需要时间余量产生器。

    一种RC张弛振荡器
    73.
    发明公开

    公开(公告)号:CN117060890A

    公开(公告)日:2023-11-14

    申请号:CN202310906195.5

    申请日:2023-07-21

    Abstract: 本发明公开了一种RC张弛振荡器,包括:电流电压生成电路、温度补偿电路、电流镜、充放电模块、共栅比较器、共源比较器、前向体偏置缓冲器及时钟自举电路。其中,电流电压生成电路用于生成基准电流和参考电压;温度补偿电路用于补偿因温度变化而产生的漂移;电流镜用于复制基准电流得到镜像电流;充放电模块包括充放电电容和开关管;共栅比较器用于对充放电电容电压和参考电压进行比较,输出第一振荡信号;共源比较器用于对第一振荡信号和自身的开启电压进行比较,输出第二振荡信号;前向体偏置缓冲器用于消除第二振荡信号的非理想延迟,得到第三振荡信号;时钟自举电路,用于提升第三振荡信号的幅度,得到并对外输出第四振荡信号。

    一种带有高阶温度补偿的带隙基准电路

    公开(公告)号:CN117055681A

    公开(公告)日:2023-11-14

    申请号:CN202311182066.2

    申请日:2023-09-13

    Abstract: 本发明提供的一种带有高阶温度补偿的带隙基准电路,由高阶曲率补偿电路4产生亚阈值漏电流,在亚阈值漏电流的作用下使产生与温度成正比例关系电流的电路1中两个晶体管源端的电压相等,来抑制Vref的变化,除此之外,通过电流镜将偏置电流拷贝到高阶曲率补偿电路4的电阻上,利用高阶曲率补偿电路4输出晶体管栅极电压随温度升高而线性增加的特性,调整高阶曲率补偿电路4自身电阻的阻值,使带有高阶温度补偿的带隙基准电路正常工作时高阶曲率补偿电路4输出晶体管始终处于亚阈值区,改善带有高阶温度补偿的带隙基准电路的温度系数。

    用于高精度模数转换器的增益和失调误差校准电路

    公开(公告)号:CN116996068A

    公开(公告)日:2023-11-03

    申请号:CN202310761170.0

    申请日:2023-06-26

    Abstract: 本发明公开了一种用于高精度模数转换器的增益和失调误差校准电路,涉及混合集成电路技术领域,解决了由于失调误差和增益误差带来的输入电压范围缩小且限制了分辨率的进一步提升的问题,该电路包括:两个采样置位模块用于根据采样信号对输入信号进行采样,确定采样完成信号;模数转换模块用于将采样完成信号转换为由低到高的电压信号;比较器用于接收电压信号,输出比较结果;判断比较结果,将电压信号输入至反馈模块或正常量化模块;根据电压信号,确定反馈信号;两个采样置位模块接收反馈信号,并对模数转换模块中的相关电容进行关断控制,实现了增加较少的电容,对失调误差和增益误差进行反馈调节,且不对输入电压的做范围的限定,分辨率较高。

    占空比开关电阻电路、直流伺服电路及模拟前端芯片

    公开(公告)号:CN116996046A

    公开(公告)日:2023-11-03

    申请号:CN202311003473.2

    申请日:2023-08-09

    Abstract: 本发明公开了一种占空比开关电阻电路、直流伺服电路及模拟前端芯片,其中,占空比开关电阻电路包括:第一级脉冲处理电路、第二级脉冲处理电路、第一开关单元、第二开关单元、无源电阻器;第一级脉冲处理电路用于对输入的两个脉冲信号源进行处理,产生时钟信号;第二级脉冲处理电路用于对时钟信号进行处理,并输出两组具有极窄脉宽的脉冲信号;无源电阻器连接在第一开关单元和第二开关单元之间;两组具有极窄脉宽的脉冲信号分别驱动第一开关单元和第二开关单元在一个工作周期内只导通极少的时间,以减少流经无源电阻器的电荷量,从而实现大等效电阻。该电路只消耗很少的芯片面积就可以实现具有超大时间常数的积分器,节约了芯片成本与功耗。

    用于逐次逼近型模数转换器的DAC线性度及能效增强方法

    公开(公告)号:CN116938252A

    公开(公告)日:2023-10-24

    申请号:CN202310692572.X

    申请日:2023-06-12

    Abstract: 本发明公开了一种用于逐次逼近型模数转换器的DAC线性度及能效增强方法,包括:基于数据权重平均算法将高精度逐次逼近型模数转换器的DAC高H位电容拆分成2H‑1个容值相等的电容单元;利用辅助ADC采集输入信号,并进行H位粗量化处理,得到高H位量化数字码;基于高H位量化数字码对电容单元进行重分配,并根据分配结果对电容单元进行开关切换。该方法对DAC高H位电容进行了拆分,利用DWA技术减少了电容失配对DAC的影响,提高了DAC的线性度;同时对拆分后的电容单元进行重新分配,优化了电容单元开关切换,减少了所需切换的电容单元数量,节省了开关能量,在提高DAC线性度的基础上进一步增强了能效,降低了功耗。

    一种基于CT-DSM和PLL的数字化模数转换器

    公开(公告)号:CN116915256A

    公开(公告)日:2023-10-20

    申请号:CN202310826811.6

    申请日:2023-07-06

    Abstract: 本发明公开了一种基于CT‑DSM和PLL的数字化模数转换器,包括:前级积分器、第二级积分器、量化器、DWA校准模块和电容性数模转换器CDAC。本发明将传统的运算放大器和比较器等功耗大的有源模块替换为纯电流控制振荡器CCO设计,从而减少了功耗和面积,并提高了数字化水平。前级积分器采用CCO的相位为频率积分特性,通过电荷泵输出电流表示信号的积分信息,量化器采用两级DFF连接XOR逻辑对CCO量化解码从而输出数字信号,由于基于CT‑DSM和PLL的数字化模数转换器采用闭环系统,也解决了传统的基于压控振荡器VCO量化器本身具有的非线性问题。

    具有级间增益补偿的高精度逐次逼近型模数转换器

    公开(公告)号:CN116915249A

    公开(公告)日:2023-10-20

    申请号:CN202310907697.X

    申请日:2023-07-21

    Abstract: 本发明公开了一种具有级间增益补偿的高精度逐次逼近型模数转换器,包括:用于采样输入信号的采样电路;第一级SAR ADC,与采样电路连接,用于对输入信号进行量化得到第一级余量信息;动态运算放大器,输入端与第一级SAR ADC的电容阵列顶极板连接,用于重复将第一级余量信息放大m次,且每次将第一级余量信息放大n倍;m为大于或等于2的整数;x为1至m中的整数;第二级SAR ADC,包括m组子量化模块,每组子量化模块均与动态运算放大器的输出端连接,第x组子量化模块用于对第x次叠加余量信息量化得到第x次余量信息;第x次叠加余量信息是第二级SAR ADC的第x‑1次余量信息与第一级SAR ADC的第x次放大后的余量信息叠加后的信息。

    一种基于衬底偏置的高精度采样网络

    公开(公告)号:CN116827346A

    公开(公告)日:2023-09-29

    申请号:CN202310551753.0

    申请日:2023-05-16

    Abstract: 本发明涉及一种基于衬底偏置的高精度采样网络,包括:负压产生电路、衬偏消除电路、切换开关管M1、采样电容、采样开关管M2和采样开关管M3;采样开关管M2和采样开关管M3组成的采样传输门,采样电容采用下极板采样;负压产生电路输入第一采样时钟信号,控制切换开关管M1的通断保持采样电容上极板的电位,负压产生电路采样时复位和保持时产生负压的工作模式保证了长采样时间的采样精度;同时,采样电容上极板可使用电源地作为参考电压,未引入额外的参考电压源,降低了电路开销;衬偏消除电路输入第二正相采样时钟信号和第二反相采样时钟信号,控制采样开关管M2和采样开关管M3的体端电压消除衬偏效应,提高了采样传输门采样的线性度和精度。

Patent Agency Ranking