-
公开(公告)号：CN106571924B
公开(公告)日：2019-07-05
申请号：CN201610922043.4
申请日：2016-10-21
Applicant: 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司 , 国网新疆电力公司检修公司 , 国网辽宁省电力有限公司
IPC: H04L9/32
Abstract: 本发明公开了一种物理不可克隆函数电路，包括：n个级联的数据延迟电路、n个时钟延迟电路和仲裁器；数据延迟电路的控制端用于接收随机控制信号；数据延迟电路的第一输出端和第二输出端分别与下级数据延迟电路的第一输入端和第二输入端相连；n个数据延迟电路的数据端依次分别与n个时钟延迟电路的输入端相连；时钟延迟电路的输出端与仲裁器相连，时钟延迟电路的时终端接收时钟信号；仲裁器用于根据n个时钟延迟电路输出的信号确定输出数据。该电路可以同时引入数据延迟偏差和时钟延迟偏差，增加了数学建模的难度，从而增加PUF电路的安全性。
-
公开(公告)号：CN118631614B
公开(公告)日：2024-12-06
申请号：CN202411097834.9
申请日：2024-08-12
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及通信技术领域，公开了一种基于干扰子空间的上行抗干扰方法、装置及介质、控制器。该方法包括：利用本地导频信号对接收到的频域信号进行信道估计，得到频域信道估计矩阵；对频域信道估计矩阵进行时域变换，利用目标时域滤波系数对变换得到的时域信道估计矩阵进行时域滤波，根据滤波得到的时域信道响应确定干扰向量，并根据干扰向量确定干扰源数量，以及对干扰向量对应的干扰协方差矩阵进行奇异值分解；根据干扰源数量和奇异值分解结果得到干扰子空间的正交投影矩阵；利用正交投影矩阵消除频域信号中的干扰，并对消除干扰后的频域信号进行上行处理。该方法提升了上行传输的解调性能，并具有运算复杂度低的优点。
-
公开(公告)号：CN118331493A
公开(公告)日：2024-07-12
申请号：CN202410433380.1
申请日：2024-04-11
Applicant: 北京智芯微电子科技有限公司 , 清华大学
Abstract: 本发明提供一种缓冲存储器数据同步方法、装置和电子设备，属于电子技术领域，数据同步方法包括：获取访问请求对应的目标数据在可见阵列的缓存单元状态变化以及在隐藏阵列中的缓存单元状态；基于访问请求的请求类型、目标数据在可见阵列的缓存单元状态变化和目标数据在隐藏阵列中的缓存单元状态，确定可见阵列和隐藏阵列之间的数据同步策略；其中，可见阵列表征所述访问请求当前使用的存储阵列；隐藏阵列表征所述访问请求当前未使用的另一个存储阵列。本发明用以解决第一存储阵列和第二存储阵列可以在不同的时间点使用相同的数据，完全隔绝两个缓存路径可能带来数据不一致的缺陷。此外，该发明也不会产生新的时间侧信道，保证了数据安全。
-
公开(公告)号：CN115358175A
公开(公告)日：2022-11-18
申请号：CN202211270682.9
申请日：2022-10-18
Applicant: 北京智芯微电子科技有限公司 , 天津大学
IPC: G06F30/3308
Abstract: 本发明实施例提供一种电路形式化模型简化方法及系统，用于集成电路设计过程中的电路形式化模型简化，属于集成电路验证技术领域。所述方法包括：获取集成电路的设计信息，并基于所述设计信息进行形式化模型构建；基于所述形式化模型进行电路模型解构，获得多个电路子模块并组成子模块集；基于所述子模块集中各子模块之间的信号联动关系提取出所有存在交互影响的信号，作为交互关键信号；基于所述交互关键信号进行所有子模块重构，删除其中冗余状态，完成电路模型简化。本发明方案可以实现完全的自动化，不需要验证人员的手动操作，能够降低时间成本，提高验证精度。
-
公开(公告)号：CN108052838B
公开(公告)日：2021-12-07
申请号：CN201711183964.4
申请日：2017-11-23
Applicant: 北京智芯微电子科技有限公司 , 武汉大学 , 国网信息通信产业集团有限公司 , 国家电网公司 , 国网新疆电力公司检修公司 , 国网辽宁省电力有限公司
Abstract: 本发明公开了一种芯片加密设计的泄漏定位系统及方法，其用于加密芯片设计的泄漏定位。该泄漏定位系统包括：解析模块、分析模块以及反馈模块。解析模块通过解析RTL文件和网表文件，获得实际硬件电路的层次结构和运算单元信息。分析模块与解析模块电性连接，所述分析模块根据所述实际硬件电路的层次结构和运算单元信息分析出泄漏点精确位置，并计算出泄漏点定位成功率。反馈模块与解析模块和所述分析模块均电性连接，所述反馈模块将所述泄漏点精确位置与RTL文件和网表文件进行比对，在RTL文件和网表文件中标注出泄漏点。本发明的芯片加密设计的泄漏定位系统可以更加精确地定位泄漏点。
-
Patent Agency Ranking
公开(公告)号：CN112231695A
公开(公告)日：2021-01-15
申请号：CN202011484779.0
申请日：2020-12-16
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 武汉大学 , 国网信息通信产业集团有限公司
IPC: G06F21/52
Abstract: 本发明涉及信息安全技术领域，提供一种基于分支预测机制的攻击方法及系统、存储介质。所述方法包括：基于分支预测机制构建针对目标程序的分支预测信息矩阵；对符合所述目标程序的输入数据规则的明文数据进行选择；将选择后的明文数据作为所述目标程序的输入数据或部分输入数据，采集所述目标程序运行的时间样本数据；根据所述分支预测信息矩阵确定与所述时间样本数据相对应的秘密信息。本发明在攻击过程中利用了目标程序运行的整体时间数据，对采集时间点位要求低，能够对泄露信息（秘密信息）进行整体刻画，减少对目标程序的控制要求，并且通过统计分析的方式进行攻击，对泄露的刻画更精确，提升时间攻击检测的精准性。
-
公开(公告)号：CN112149138A
公开(公告)日：2020-12-29
申请号：CN202011327250.8
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 武汉大学 , 国网信息通信产业集团有限公司
Abstract: 本发明涉及信息安全技术领域，提供一种密码算法程序漏洞检测方法及系统、存储介质。所述方法包括：对密码算法程序的汇编文件和配置文件进行解析；根据解析后的汇编文件和配置文件构造程序对象；根据指令分类信息执行所述程序对象的对应指令，在执行首个指令的过程中建立安全类型系统的初始分配集，在执行所述程序对象的对应指令的过程中监测每一指令的执行情况，在所有指令执行完毕后比较所述安全类型系统的最终分配集与指定分配集的偏序关系，以确定所述密码算法程序是否存在信息泄露。本发明漏洞检出的准确率高，实施性强，扩展性好，适用于在指令集架构上运行的不同类型的密码算法程序。
-
公开(公告)号：CN108683499A
公开(公告)日：2018-10-19
申请号：CN201810461951.7
申请日：2018-05-15
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明提供了一种最小化密钥管理代价的终端设备初始密钥分发方法及装置，其中终端设备初始密钥分发方法包括如下步骤：在离线环境中分别在终端设备和管理节点中写入非机密数据；执行在线交互过程以实现终端设备身份认证；以及执行在线交互过程以实现管理节点身份认证以及初始密钥分发。本发明的终端设备初始密钥分发方法无需PKI体系或对称密钥管理系统和密钥发行设备，就可以实现终端设备初始密钥的分发。利用DH密钥协商协议的特性实现无需任何预置密钥的初始密钥分发，并设计了双向身份认证机制弥补了DH协议不具备身份认证特性、存在中间人攻击风险的问题。
-
公开(公告)号：CN108052838A
公开(公告)日：2018-05-18
申请号：CN201711183964.4
申请日：2017-11-23
Applicant: 北京智芯微电子科技有限公司 , 武汉大学 , 国网信息通信产业集团有限公司 , 国家电网公司 , 国网新疆电力公司检修公司 , 国网辽宁省电力有限公司
Abstract: 本发明公开了一种芯片加密设计的泄漏定位系统及方法，其用于加密芯片设计的泄漏定位。该泄漏定位系统包括：解析模块、分析模块以及反馈模块。解析模块通过解析RTL文件和网表文件，获得实际硬件电路的层次结构和运算单元信息。分析模块与解析模块电性连接，所述分析模块根据所述实际硬件电路的层次结构和运算单元信息分析出泄露点精确位置，并计算出泄漏点定位成功率。反馈模块与解析模块和所述分析模块均电性连接，所述反馈模块将所述泄露点精确位置与RTL文件和网表文件进行比对，在RTL文件和网表文件中标注出泄漏点。本发明的芯片加密设计的泄漏定位系统可以更加精确地定位泄漏点。
-
公开(公告)号：CN106383790A
公开(公告)日：2017-02-08
申请号：CN201610723780.1
申请日：2016-08-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
CPC classification number: G06F12/0646 , G06F13/1668
Abstract: 本发明涉及一种总线管理单元及高安全系统级芯片，该总线管理单元包括：存储访问控制模块、存储加解密模块、加解扰模块、校验模块，所述存储访问控制模块用于对系统级芯片的存储器和寄存器的访问权限进行控制；所述存储加解密模块用于对所述存储器的地址和数据进行加/解密操作；所述加解扰模块用于对总线数据进行极性反转和总线数据填充；所述校验模块用于对存储器写数据和/或存储器读数据进行校验，并根据校验结果进行相应处理。
-
-
-
-
-
-
-
-
-
Search Results
261
records
(took 0.125 seconds)
