-
公开(公告)号：CN111584346B
公开(公告)日：2021-02-12
申请号：CN202010469000.1
申请日：2020-05-28
申请人： 浙江大学
IPC分类号： H01L21/02 , H01L21/322 , H01L23/367 , H01L23/373 , H01L21/335 , H01L29/778
摘要： 本发明提供一种具有热沉结构的GaN器件及其制备方法，该器件依次包括：Cu热沉衬底、CuIn金属间化合物层、种子层、粘附层、SiC衬底层及功能层。通过裂解工艺，利用离子注入在SiC衬底层内形成缺陷层，然后在应力诱导产生层的应力作用下使SiC衬底层在缺陷层处裂解，达到衬底减薄的效果同时还可回收SiC衬底，节省工艺成本，且SiC衬底层减薄的厚度可以通过离子注入的能量、剂量来确定，工艺简单，更避免了现有采用研磨工艺减薄过程中引入的杂质颗粒；另外，利用Cu/In合金键合，缓解了热沉结构键合过程中功能层开裂的风险，工艺可靠性高。
-
公开(公告)号：CN110601705B
公开(公告)日：2020-12-08
申请号：CN201910711918.X
申请日：2019-08-02
申请人： 浙江大学
IPC分类号： H04B1/16 , H04B7/0408 , H05K1/02 , G01S7/285
摘要： 本发明公开了一种相控阵多波束射频接收组件，包括：接收射频信号的第一射频同轴连接器；将射频信号放大的射频板；将放大后的射频信号并合成波束的射频多层混压板；接收射频多层混压板输出的波束的第二射频同轴连接器。本发明具有在高集成度板材同时接收多个波束进行合成处理的特点，多个波束间射频走线的交叉引入同轴微带线垂直互联结构，在射频板内层分层传输，保证了多波束可同时接收处理，且保证接收波束微波性能良好且互不干扰影响。该结构对相控阵TR组件的高度集成化和组件多波束实现具有重要的应用价值。
-
公开(公告)号：CN111446289A
公开(公告)日：2020-07-24
申请号：CN202010274353.6
申请日：2020-04-09
申请人： 浙江大学
IPC分类号： H01L29/06 , H01L29/20 , H01L21/336 , H01L29/78 , H01L23/373
摘要： 本发明提供一种基于石墨烯覆盖层的氮化镓器件结构及其制备方法，制备方法包括：提供半导体衬底，形成包括氮化镓层及铟铝氮势垒层的外延结构，覆盖石墨烯薄膜，形成源极电极、漏极电极、介质钝化层及栅极结构。本发明采用石墨烯薄膜覆盖铟铝氮势垒层表面，有利于解决器件表面缺陷导致隧穿漏电及电流崩塌效应的问题，石墨烯薄膜作为器件的散热层，基于简便的方式提高散热效果，直接形成在铟铝氮势垒层上，从而直接在石墨烯薄膜上制备电极，欧姆接触电阻得到有效降低。铟铝氮势垒层/氮化镓层器件在工作时，工作发热导致的温度升高会时铟铝氮材料中缺陷增多，导致栅极至铟铝氮势垒层的缺陷辅助隧穿漏电增大，通过覆盖石墨烯薄膜减弱了栅极隧穿电流。
-
公开(公告)号：CN110148825A
公开(公告)日：2019-08-20
申请号：CN201910448372.3
申请日：2019-05-28
申请人： 浙江大学
IPC分类号： H01P1/387
摘要： 本发明公开了一种无需偏置磁场的有源环行器，其由三条用于馈入和馈出电磁波信号能量的微带馈线，微带馈线输入端的与馈线垂直的三组MIM电容，连接微带馈线输入端的三组叉指电容，三组微带谐振结构组成。三条微带馈线分别成120度对称，三组匹配MIM电容、插指电容成120度对称，三组微带谐振结构位于三条微带馈线形成的夹角之间成120度对称。一组微带谐振结构由一个三角环微带结构连接一个具有0dB增益的功率放大器组成，三角环微带结构成120度角的两条边与微带馈线平行。本发明具有无需偏置磁场、便于集成、响应频率高等优点，适用于射频微波通信系统。
-
公开(公告)号：CN105740580A
公开(公告)日：2016-07-06
申请号：CN201610135225.7
申请日：2016-03-10
申请人： 浙江大学
IPC分类号： G06F17/50
CPC分类号： G06F17/5009 , G06F17/5036 , G06F17/5081
摘要： 本发明公开了一种基于PHEMT工艺的MMIC的等效管芯模型。该等效管芯模型包括栅极、源极、漏极、热源、连接条a、连接条b。其中栅极、源极、漏极的尺寸与实际MMIC芯片中晶体管的尺寸一致。热源放置在栅极的下面，其长度和宽度与栅极一致，厚度为0.1微米，其热耗大小根据芯片中每级管芯栅宽平均分配得到。本发明实现了在通用的热分析软件中准确模拟PHEMT 工艺的MMIC管芯热分布，为整个芯片的电路设计以及可靠性设计提供了有效快捷的方法。
-
公开(公告)号：CN118449657B
公开(公告)日：2024-09-24
申请号：CN202410904606.1
申请日：2024-07-08
申请人： 浙江大学
摘要： 本发明提供一种基于64b/66b编码的串行级联系统，由各个子阵节点和主控芯片通过级联构成闭合通信环路，在环路上以64b/66b编码的数据块形式通过串行接口进行数据传输，每个芯片节点在通信环路中接收上一节点传输的数据块，通过同步头位识别并解析同步字，进而决定在本地处理或转发数据块至下一节点。本发明定义并使用级联式结构，在标准串行接口中实现了对多达128个子阵通道的同时通信。这种设计设计不仅让主控芯片能够通过一对串行接口与众多子阵进行通信，有效地解决了高速串行通道数量有限的问题，还因为减少了对配备多个串行通道的主控芯片的需求，从而显著降低了整个系统的成本。
-
公开(公告)号：CN118231377A
公开(公告)日：2024-06-21
申请号：CN202211569548.9
申请日：2022-12-08
申请人： 浙江大学
IPC分类号： H01L23/538 , H01L21/768 , H01L25/18
摘要： 本发明提供一种ka波段收发组件及其制备方法，该收发组件的芯片堆叠体包括至少两个周期性叠置的芯片键合体，芯片键合体包括键合的第一芯片单元及第二芯片单元，芯片组贴合于第一芯片单元上，第二芯片单元盖覆第一芯片单元，从而形成周期性的叠置结构；芯片堆叠体通过焊球贴合至电路板上，以使各个芯片组与电路板电连接。该收发组件通过多层的晶圆键合能够集成多组芯片，提高多通道集成能力，降低生产工艺复杂度及生产成本，易于实现批量化生产，具有三维方向集成度高、尺寸小的优点。各个芯片组通过金属层、金属柱等最终与电路板实现电连接，形成具有较好的电热性能和高效率传输性能的收发组件。
-
公开(公告)号：CN117294751B
公开(公告)日：2024-02-06
申请号：CN202311577930.9
申请日：2023-11-24
申请人： 浙江大学
IPC分类号： H04L67/2866 , H04L67/565 , H04L67/568 , H04L69/14
摘要： 本申请提供的兼容SIP架构的JESD204C接口的传输系统、传输方法、通信设备及介质，包括：发送端和接收端；所述发送端与所述接收端通过串行接口通信连接；所述发送端和接收端分别配置有兼容SIP架构的JESD204C接口；所述JESD204C接口包括：协议层和物理层；其中，所述协议层与所述物理层之间包括若干条通道；各所述通道均以66bits数据进行数据传输；在非SIP架构下，各所述通道分别以66bits数据进行数据传输；在SIP架构下，将66bits数据转换为两路22bits数据分别通过通道进行数据传输。本申请的JESD204C接口可兼容SIP架构进行数据传输，减小芯片面积和避免产生漏电，节省逻辑资源消耗。
-
公开(公告)号：CN117040535B
公开(公告)日：2023-12-22
申请号：CN202311301564.4
申请日：2023-10-10
申请人： 浙江大学
摘要： 本发明提供一种相位指示电路、转换器芯片及多芯片同步系统，相位指示电路包括延时线模块、并联采样模块、相位指示模块及寄存器模块；延时线模块接收同步信号，用于对同步信号进行2M级延时并生成2M个延时信号，M为大于1的整数；并联采样模块与延时线模块相连，以参考时钟作为采样时钟，对2M个延时信号进行同步采样并生成2M个采样信号；相位指示模块与并联采样模块相连，以参考时钟作为工作时钟，根据2M个采样信号的值来指示同步信号相对于参考时钟的相位偏差，并在相位偏差小于预设偏差时生成同步时钟；寄存器模块与相位指示模块相连，用于对2M个采样信号进行存储。通过本发明解决了现有技术无法对同步信号进行相位偏差指示的问题。
-
公开(公告)号：CN117040494A
公开(公告)日：2023-11-10
申请号：CN202311289880.4
申请日：2023-10-08
申请人： 浙江大学
摘要： 本发明提供一种参考时钟校准电路、校准方法及参考时钟倍频器，包括：调节模块用于对接入的参考时钟信号的占空比进行调节；检测模块对完成调节的参考时钟信号进行模式转换、提供失调配置，并对完成模式转换的参考时钟信号进行多次比较；校准模块基于多次比较的结果执行算法操作以确定占空比的调节方向与失调配置的调节方向。通过对参考时钟信号的模式转换，将自身失调误差与占空比误差结合起来进行校准，使参考时钟信号的误差下降到占空比调整步进精度以下或失调调整步进精度以下，减少了带内杂散，提高了倍频器输出信号的频率稳定性。结构简单，操作简便，具有广泛的适用性。
-
-
-
-
-
-
-
-
-
搜索结果
107 条记录 (耗时 0.077 秒)
