利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

66 条记录 (耗时 0.036 秒)

    读出放大器、包括其的存储设备、计算机系统和方法
    2.
    发明授权
    读出放大器、包括其的存储设备、计算机系统和方法 有权

    公开(公告)号：CN1759448B

    公开(公告)日：2010-05-12

    申请号：CN200480005177.5

    申请日：2004-02-25

    申请人： 米克伦技术公司

    发明人： 唐纳德·M·摩根

    IPC分类号： G11C7/00 ,  G11C8/00

    CPC分类号： G11C7/065 ,  G11C2207/065

    摘要： 第一读出放大器具有耦合在一对互补的读出线之间的互补的输入和输出。每一个读出线经由耦合晶体管耦合到相应的互补的位线。耦合晶体管在初始读出周期被激活，以将来自所述位线的差分电压耦合到读出线。读出线然后与位线隔离，以允许第一读出放大器响应差分电压，而没有被位线的电容加载。读出线也耦合到第二读出放大器的互补的输出，第二读出放大器的互补的输出耦合到位线。通过将所述第二晶体管的输入耦合到所述读出线而不是位线，施加给第二读出晶体管的差分电压比位线之间的差分电压增加的快。

    高速信号通道及方法
    3.
    发明授权
    高速信号通道及方法 失效

    公开(公告)号：CN100347784C

    公开(公告)日：2007-11-07

    申请号：CN02804556.4

    申请日：2002-02-04

    申请人： 米克伦技术公司

    发明人： 格雷格·A·布洛杰特

    IPC分类号： G11C5/06 ,  G11C7/10

    CPC分类号： G11C5/063 ,  G11C7/10 ,  G11C7/22

    摘要： 一种高速数据通道(图3，22，24，26)，包括多个朝向一逻辑电平偏移的第一反相器(图3，96)，其与多个朝向第二逻辑电平偏移的第二反相器(图3，94)交错。因此，第一多个反相器加速数字信号的一个转变，第二多个反相器加速数字信号的相反转变。在应用所述数字信号到反相器之前，反相器被预置到一逻辑电平，这些反相器将从该逻辑电平以一种加速方式转变。因此，数字信号的转变以一种加速方式通过反相器耦合。第一高速数据通道(图3，40)被用于耦合时钟信号到时钟输出端。在第二高速数据通道中的反相器以比在第一高速数据通道中的反相器被共同偏移较少，以便数字信号出现于信号输出端的周期包含时钟信号出现于时钟输出端的周期。因此时钟输出端的时钟信号可以被用于提供数字信号的数据有效窗口。

    利用存储器集线器存储器模块组织数据传送的系统和方法
    6.
    发明公开
    利用存储器集线器存储器模块组织数据传送的系统和方法 有权

    公开(公告)号：CN1965302A

    公开(公告)日：2007-05-16

    申请号：CN200580015692.6

    申请日：2005-03-16

    申请人： 米克伦技术公司

    发明人： 柯尔斯滕·雷尼克

    IPC分类号： G06F13/12 ,  G06F13/38

    CPC分类号： G06F13/161 ,  G06F13/1684

    摘要： 存储器系统，包括和多个存储器模块连接的存储器集线器控制器，每个模块包括存储器集线器。每个存储器集线器包括发送接口，发送接口具有数据组织系统，为多个存储器事务处理的每一个将命令头和数据组织到多个通道组中，每个通道组包括预定数量的通道。每个通道包括并行命令头位或并行数据位。然后将通道组转换成通道的串行流，从存储器集线器通过高速总线发送。对通道组进行组织，使得总是用通道将它们填充，所述通道包括命令头或数据。结果是，在从存储器集线器发送存储器事务处理期间，高速总线从不空闲，从而增大了存储器系统的存储器带宽。

    具有板上数据搜索能力的存储器模块和方法以及使用这种存储器模块的基于处理器的系统
    7.
    发明公开
    具有板上数据搜索能力的存储器模块和方法以及使用这种存储器模块的基于处理器的系统 失效

    公开(公告)号：CN1875356A

    公开(公告)日：2006-12-06

    申请号：CN200480031821.6

    申请日：2004-08-06

    申请人： 米克伦技术公司

    发明人： 约瑟夫·M·杰德洛

    IPC分类号： G06F13/12 ,  G06F13/38

    CPC分类号： G06F13/1678 ,  G06F17/30982

    摘要： 一种存储器模块，包括连接到存储器集线器的几个存储装置。该存储器集线器包括连接到相应处理器的几个链路接口、连接到相应存储装置的几个存储器接口、以及将任一链路接口连接到任一存储器接口的交叉开关。每个存储器接口都包括存储器控制器、写缓冲器、读高速缓冲存储器和数据挖掘模块。数据挖掘模块包括搜索数据存储器，该搜索数据存储器连接到链路接口、以便接收和存储至少一个搜索数据项。比较器从存储装置接收读数据以及搜索数据。然后，比较器将读数据与相应搜索数据项进行比较，并且如果匹配则提供击中指示。

    包括多个存储器集线器模块的多处理器系统和方法
    8.
    发明公开
    包括多个存储器集线器模块的多处理器系统和方法 失效

    公开(公告)号：CN1875355A

    公开(公告)日：2006-12-06

    申请号：CN200480031785.3

    申请日：2004-08-06

    申请人： 米克伦技术公司

    发明人： 约瑟夫·M·杰德洛

    IPC分类号： G06F13/00

    CPC分类号： G11C5/00 ,  G06F12/0862 ,  G06F13/4022

    摘要： 一种基于处理器的电子系统，包括以第一级和第二级形式设置的几个存储器模块。第一级存储器模块是通过几个处理器中的任一处理器直接存取的，并且第二级存储器模块是由处理器通过第一级存储器模块进行存取的。通过改变用于存取第二级存储器模块的第一级存储器模块的数目，来改变处理器和第二级存储器模块之间的数据带宽。每个存储器模块都包括几个连接到存储器集线器的存储装置。存储器集线器包括连接到每个存储装置的存储器控制器，连接到相应处理器或存储器模块的链路接口，以及将任一存储器控制器连接到任一链路接口的交叉开关。