-
公开(公告)号：CN108464062B
公开(公告)日：2020-10-27
申请号：CN201780006592.X
申请日：2017-02-15
申请人： 三井金属矿业株式会社
摘要： 提供：在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序：使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序；在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层，得到带积层布线层的层叠体的工序；和，利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除，使第一布线层露出，由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。
-
公开(公告)号：CN108702847A
公开(公告)日：2018-10-23
申请号：CN201780012182.6
申请日：2017-02-15
申请人： 三井金属矿业株式会社
摘要： 本发明的目的在于提供一种印刷电路板制造用铜箔，所述印刷电路板制造用铜箔可以在不另行需要追加的蚀刻工序的情况下、显著地降低Cu蚀刻的面内不均，其结果能抑制晶种层的缺失、电路凹痕的发生。该铜箔依次具备第一铜层、蚀刻牺牲层和第二铜层，蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。
-
公开(公告)号：CN108464062A
公开(公告)日：2018-08-28
申请号：CN201780006592.X
申请日：2017-02-15
申请人： 三井金属矿业株式会社
摘要： 提供：在不另行需要追加的蚀刻工序的情况下、通过Cu蚀刻能在面内均匀地进行铜层的蚀刻、且能抑制局部的电路凹痕的发生的、印刷电路板的制造方法。该制造方法包括如下工序：使用依次具备表面铜层和蚀刻牺牲层的金属箔、或依次具备表面铜层、蚀刻牺牲层和追加铜层的金属箔得到支撑体的工序；在表面铜层上形成至少包含铜制的第一布线层和绝缘层的积层布线层，得到带积层布线层的层叠体的工序；和，利用蚀刻液将表面铜层和蚀刻牺牲层、或表面铜层、蚀刻牺牲层和追加铜层去除，使第一布线层露出，由此得到包含积层布线层的印刷电路板的工序。蚀刻牺牲层的蚀刻速率高于Cu。
-
公开(公告)号：CN108702847B
公开(公告)日：2021-03-09
申请号：CN201780012182.6
申请日：2017-02-15
申请人： 三井金属矿业株式会社
摘要： 本发明的目的在于提供一种印刷电路板制造用铜箔，所述印刷电路板制造用铜箔可以在不另行需要追加的蚀刻工序的情况下、显著地降低Cu蚀刻的面内不均，其结果能抑制晶种层的缺失、电路凹痕的发生。该铜箔依次具备第一铜层、蚀刻牺牲层和第二铜层，蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。
-
-
-
搜索结果
4 条记录 (耗时 0.025 秒)
