-
公开(公告)号：CN110299321B
公开(公告)日：2025-02-25
申请号：CN201910071670.5
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L21/768 , H10D30/01 , H10D30/60
Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括：衬底；位于所述衬底上的栅电极；位于所述栅电极的侧壁上的第一间隔物；位于所述第一间隔物的侧壁上的导电接触，所述导电接触突出超过所述栅电极的顶表面；由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽；沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层；以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案，其中，所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。
-
公开(公告)号：CN112018110B
公开(公告)日：2024-08-16
申请号：CN202010449839.9
申请日：2020-05-25
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L21/8234
Abstract: 提供了一种包括栅极结构和分隔结构的半导体器件。所述半导体器件包括：第一有源区和第二有源区；绝缘层，位于第一有源区与第二有源区之间；第一栅极结构，位于第一有源区和绝缘层上，第一栅极结构在绝缘层上具有第一端部；第二栅极结构，位于第二有源区和绝缘层上，第二栅极结构具有在第一方向上面对第一端部的第二端部，第二端部位于绝缘层上；以及分隔结构，位于第一端部与第二端部之间并且延伸到绝缘层中。分隔结构包括下部、中间部分和上部，中间部分在第一方向上的最大宽度大于下部在第一方向上的最大宽度，并且中间部分在第一方向上的最大宽度大于上部在第一方向上的最大宽度。
-
公开(公告)号：CN110265394B
公开(公告)日：2024-05-03
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
公开(公告)号：CN112018110A
公开(公告)日：2020-12-01
申请号：CN202010449839.9
申请日：2020-05-25
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/06 , H01L21/8234
Abstract: 提供了一种包括栅极结构和分隔结构的半导体器件。所述半导体器件包括：第一有源区和第二有源区；绝缘层，位于第一有源区与第二有源区之间；第一栅极结构，位于第一有源区和绝缘层上，第一栅极结构在绝缘层上具有第一端部；第二栅极结构，位于第二有源区和绝缘层上，第二栅极结构具有在第一方向上面对第一端部的第二端部，第二端部位于绝缘层上；以及分隔结构，位于第一端部与第二端部之间并且延伸到绝缘层中。分隔结构包括下部、中间部分和上部，中间部分在第一方向上的最大宽度大于下部在第一方向上的最大宽度，并且中间部分在第一方向上的最大宽度大于上部在第一方向上的最大宽度。
-
公开(公告)号：CN110600471A
公开(公告)日：2019-12-20
申请号：CN201910249427.8
申请日：2019-03-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/764 , H01L21/8234
Abstract: 提供了一种半导体器件。半导体器件包括从衬底突出的沟道区。半导体器件包括沟道区上的栅极线。此外，半导体器件包括位于栅极线的第一部分和栅极线的第二部分之间的栅极隔离层。栅极隔离层与栅极线接触并且包括在栅极隔离层中的间隙。还提供了制造半导体器件的相关方法。
-
Patent Agency Ranking
公开(公告)号：CN110581129A
公开(公告)日：2019-12-17
申请号：CN201910119597.4
申请日：2019-02-18
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供一种半导体器件及其制造方法。该半导体器件可以包括：多个有源区域，在基板上在第一方向上延伸；第一栅极结构和第二栅极结构，在第一方向上彼此间隔开并在基板上在交叉所述多个有源区域的第二方向上延伸；层间绝缘层，覆盖在第一栅极结构和第二栅极结构周围；以及栅极间切割层，在第一方向上穿过第一栅极结构和第二栅极结构以及层间绝缘层，该栅极间切割层包括绝缘材料，其中第一栅极结构和第二栅极结构由栅极间切割层切割，其中在切割第一栅极结构和第二栅极结构的区域处的栅极间切割层的底表面的水平面低于层间绝缘层中的栅极间切割层的底表面的水平面。
-
公开(公告)号：CN110600471B
公开(公告)日：2025-02-21
申请号：CN201910249427.8
申请日：2019-03-29
Applicant: 三星电子株式会社
IPC: H10D84/83 , H01L21/764 , H10D84/03
Abstract: 提供了一种半导体器件。半导体器件包括从衬底突出的沟道区。半导体器件包括沟道区上的栅极线。此外，半导体器件包括位于栅极线的第一部分和栅极线的第二部分之间的栅极隔离层。栅极隔离层与栅极线接触并且包括在栅极隔离层中的间隙。还提供了制造半导体器件的相关方法。
-
公开(公告)号：CN110581129B
公开(公告)日：2024-01-16
申请号：CN201910119597.4
申请日：2019-02-18
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供一种半导体器件及其制造方法。该半导体器件可以包括：多个有源区域，在基板上在第一方向上延伸；第一栅极结构和第二栅极结构，在第一方向上彼此间隔开并在基板上在交叉所述多个有源区域的第二方向上延伸；层间绝缘层，覆盖在第一栅极结构和第二栅极结构周围；以及栅极间切割层，在第一方向上穿过第一栅极结构和第二栅极结构以及层间绝缘层，该栅极间切割层包括绝缘材料，其中第一栅极结构和第二栅极结构由栅极间切割层切割，其中在切割第一栅极结构和第二栅极结构的区域处的栅极间切割层的底表面的水平面低于层间绝缘层中的栅极间切割层的底表面的水平面。
-
公开(公告)号：CN110299321A
公开(公告)日：2019-10-01
申请号：CN201910071670.5
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/336 , H01L29/78
Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括：衬底；位于所述衬底上的栅电极；位于所述栅电极的侧壁上的第一间隔物；位于所述第一间隔物的侧壁上的导电接触，所述导电接触突出超过所述栅电极的顶表面；由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽；沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层；以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案，其中，所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。
-
公开(公告)号：CN110265394A
公开(公告)日：2019-09-20
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
