公开(公告)号：CN117542394A

公开(公告)日：2024-02-09

申请号：CN202310632384.8

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 尹镐俊 ,  朴胜振 ,  李斗馥 ,  李斘勋 ,  林伯镇 ,  崔荣暾 ,  崔桢焕

IPC: G11C16/32 ,  G11C16/34 ,  G11C7/22

Abstract: 提供非易失性存储器装置和设置其兼容性的方法。所述非易失性存储器装置可包括：可变采样器，被配置为响应于控制信号，在放大器模式或采样器模式下对数据信号进行处理；选择电路，被配置为响应于控制信号，经由延迟单元将从可变采样器输出的数据信号发送到触发器，或者经由将延迟单元旁路的路径将从可变采样器输出的数据信号发送到触发器；转换器，被配置为对数据选通信号进行放大；时钟分配网络，被配置为响应于控制信号，将由转换器放大的数据选通信号发送到可变采样器，或者将放大后的数据选通信号延迟预定时间并且将放大后的数据选通信号发送到触发器；以及路径控制器，被配置为根据输入/输出模式生成控制信号。

公开(公告)号：CN116189731A

公开(公告)日：2023-05-30

申请号：CN202211481210.8

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 林伯镇 ,  赵英喆 ,  朴胜振 ,  李斗馥 ,  崔荣暾 ,  崔桢焕

IPC: G11C7/10

Abstract: 提供了一种半导体装置，该半导体装置包括：校准码生成器电路，其被配置为根据外部条件的变化生成校准码；第一驱动器电路，其被配置为输出具有通过校准码控制的阻抗值的数据信号；加重控制电路，其被配置为利用数据信号生成加重数据信号，并且根据操作频率改变校准码，以生成加重码；和第二驱动器电路，其被配置为以通过加重码控制的阻抗值输出加重数据信号。

公开(公告)号：CN118824319A

公开(公告)日：2024-10-22

申请号：CN202410113485.9

申请日：2024-01-26

Applicant: 三星电子株式会社

Inventor： 李民揆 ,  朴胜振 ,  李斗馥 ,  赵英喆

IPC: G11C11/4074

Abstract: 一种半导体装置包括：第一电力节点，所述第一电力节点被配置为供应第一电源电压；上拉电路，所述上拉电路电连接在所述第一电力节点与被配置为输出信号的输出节点之间；以及控制器，所述控制器被配置为将上拉控制代码输出到所述上拉电路。所述上拉电路包括在所述第一电力节点与所述输出节点之间彼此并联电连接的多个单位电路，并且所述多个单位电路包括第一单位电路和第二单位电路。由所述第一单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量不同于由所述第二单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量。

公开(公告)号：CN116486866A

公开(公告)日：2023-07-25

申请号：CN202211087709.0

申请日：2022-09-07

Applicant: 三星电子株式会社

Inventor： 林伯镇 ,  赵英喆 ,  朴勝振 ,  李斗馥 ,  崔荣暾 ,  崔桢焕

IPC: G11C11/4074 ,  G11C11/4078 ,  G11C11/4091

Abstract: 公开了一种半导体装置、一种半导体存储器装置和一种偏移校准方法。根据实施例的半导体装置包括：多个采样器电路，被配置为接收多个偏移时钟信号或多个分频时钟信号，并且响应于多个分频时钟信号中的每个对数据信号进行采样。校准电路将第一偏移时钟信号施加到第一采样器电路，将具有与第一偏移时钟信号的相位相反的相位的第二偏移时钟信号施加到第二采样器电路，并且基于响应于第一偏移时钟信号而输出的第一采样器电路的输出来产生用于调整第一采样器电路的偏移的第一偏移调整信号。