-
公开(公告)号：CN117253513A
公开(公告)日：2023-12-19
申请号：CN202310416277.1
申请日：2023-04-18
申请人： 三星电子株式会社
摘要： 提供了非易失性存储器件的输入/输出电路和非易失性存储器件。非易失性存储器件的输入/输出电路包括：驱动器，所述驱动器被配置为从所述非易失性存储器件向数据线输出数据；以及电源门控电路，所述电源门控电路连接在所述驱动器与电源端之间，或者连接在所述驱动器与接地端之间，并且被配置为阻断所述驱动器的泄漏电流。所述电源门控电路包括多个晶体管，所述多个晶体管并联电连接并且分别具有不同大小的阈值电压。
-
公开(公告)号：CN115775574A
公开(公告)日：2023-03-10
申请号：CN202210634067.5
申请日：2022-06-06
申请人： 三星电子株式会社
IPC分类号： G11C7/22
摘要： 提供一种时钟信号延迟路径单元和包括其的半导体存储器件。时钟信号延迟路径单元包括：第一延迟单元，包括：用于延迟并传输时钟信号的第一路由信号线、用于无信号衰减地传输通过第一路由信号线传输的时钟信号的第一中继器、以及用于延迟并传输从第一中继器输出的时钟信号的第二路由信号线；第二延迟单元，包括被配置为使从第一延迟单元提供的时钟信号反相以生成反相时钟信号的第一反相电路；以及第三延迟单元，包括：用于延迟并传输从第二延迟单元提供的反相时钟信号的第一分支信号线、用于传输通过第一分支信号线传输的反相时钟信号的第二中继器、以及用于延迟并传输从第二中继器输出的反相时钟信号的第二分支信号线。
-
公开(公告)号：CN108010897B
公开(公告)日：2022-06-10
申请号：CN201711039002.1
申请日：2017-10-30
申请人： 三星电子株式会社
IPC分类号： H01L23/488 , H01L23/528
摘要： 半导体器件包括：衬底，所述衬底具有单元区域和电路区域；所述衬底上的上布线层；以及所述上布线层上的再分配布线层。所述上布线层包括电路区域中的次上层布线和次上层布线上的最上层布线。所述最上层布线包括电连接到次上层布线的最上层芯片焊盘。所述最上层芯片焊盘的至少一部分在单元区域中。所述再分配布线层包括电连接到最上层芯片焊盘的再分配布线。所述再分配布线的至少一部分用作连接到外部连接器的连接焊盘。
-
公开(公告)号：CN118280403A
公开(公告)日：2024-07-02
申请号：CN202311852704.7
申请日：2023-12-29
申请人： 三星电子株式会社
摘要： 提供了数据转换器、存储器装置及其操作方法。该数据转换器包括：自动归零电路，其包括具有第一放大电路和连接到第一放大电路的第一电容器的多个增益电路，第一放大电路执行通过开关将自动归零电路的偏移电压存储在电容器中的开关馈通偏移消除操作；比较器电路，其包括第一输入端子和第二输入端子，比较器电路比较第一输入端子的第一输入端子电压电平与第二输入端子的第二输入端子电压电平；第一开关单元，其连接在自动归零电路和比较器电路之间，第一开关在期间自动归零电路的开关馈通偏移消除操作将自动归零电路与比较器电路断开连接；以及第二开关单元，其连接在第一输入信号线和第二输入信号线之间。
-
-
公开(公告)号：CN118824319A
公开(公告)日：2024-10-22
申请号：CN202410113485.9
申请日：2024-01-26
申请人： 三星电子株式会社
IPC分类号： G11C11/4074
摘要： 一种半导体装置包括：第一电力节点，所述第一电力节点被配置为供应第一电源电压；上拉电路，所述上拉电路电连接在所述第一电力节点与被配置为输出信号的输出节点之间；以及控制器，所述控制器被配置为将上拉控制代码输出到所述上拉电路。所述上拉电路包括在所述第一电力节点与所述输出节点之间彼此并联电连接的多个单位电路，并且所述多个单位电路包括第一单位电路和第二单位电路。由所述第一单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量不同于由所述第二单位电路在所述第一电力节点与所述输出节点之间提供的电流路径的数量。
-
公开(公告)号：CN116486866A
公开(公告)日：2023-07-25
申请号：CN202211087709.0
申请日：2022-09-07
申请人： 三星电子株式会社
IPC分类号： G11C11/4074 , G11C11/4078 , G11C11/4091
摘要： 公开了一种半导体装置、一种半导体存储器装置和一种偏移校准方法。根据实施例的半导体装置包括：多个采样器电路，被配置为接收多个偏移时钟信号或多个分频时钟信号，并且响应于多个分频时钟信号中的每个对数据信号进行采样。校准电路将第一偏移时钟信号施加到第一采样器电路，将具有与第一偏移时钟信号的相位相反的相位的第二偏移时钟信号施加到第二采样器电路，并且基于响应于第一偏移时钟信号而输出的第一采样器电路的输出来产生用于调整第一采样器电路的偏移的第一偏移调整信号。
-
公开(公告)号：CN115223616A
公开(公告)日：2022-10-21
申请号：CN202111620870.5
申请日：2021-12-28
申请人： 三星电子株式会社
IPC分类号： G11C11/4076
摘要： 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括正交误差校正电路、时钟生成电路和数据输入/输出(I/O)缓冲器。正交误差校正电路通过调节基于数据时钟信号生成的第一时钟信号至第四时钟信号的偏移和占空比误差来执行锁定操作以生成第一校正时钟信号和第二校正时钟信号，并且响应于重新锁定信号执行重新锁定操作以将第二校正时钟信号锁定到第一校正时钟信号。时钟生成电路基于第一校正时钟信号和第二校正时钟信号来生成输出时钟信号和选通信号。数据I/O缓冲器通过基于输出时钟信号对来自存储器单元阵列的数据进行采样来生成数据信号，并且将数据信号和选通信号发送到存储器控制器。
-
公开(公告)号：CN114204938A
公开(公告)日：2022-03-18
申请号：CN202111027549.6
申请日：2021-09-02
申请人： 三星电子株式会社
IPC分类号： H03L7/24 , H03L7/099 , G11C11/4076
摘要： 一种注入锁定振荡器(ILO)电路包括：注入电路，所述注入电路接收具有相位差的输入信号，并基于每个输入信号与输出端处的振荡信号之间的电压电平差来提供分别与所述输入信号相对应的注入信号；以及多相信号输出电路，所述多相信号输出电路在从所述输入端接收到所述注入信号时提供多相信号，这些信号之间的相位差被固定为预定相位差。
-
公开(公告)号：CN1790541A
公开(公告)日：2006-06-21
申请号：CN200510119954.5
申请日：2005-09-23
申请人： 三星电子株式会社
发明人： 赵英喆
摘要： 公开了一种具有堆积式体结构的半导体存储器件，该结构能够对应于存储体选择地激活耦合到存储单元的字线。该半导体存储器件包括存储体组和解码单元。每个存储体组包括多个以堆积式体结构排列的存储体。解码单元在输出使能信号的控制下，响应于外部地址信号而产生解码的行地址信号，以分别地选择一个存储体。因此，该具有堆积式体结构的半导体存储器件具有较低的功耗和抗噪声地稳定操作，所述结构能够对应于存储体选择地激活耦合到存储单元的字线。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.04 秒)
