公开(公告)号：CN113782514A

公开(公告)日：2021-12-10

申请号：CN202110646815.7

申请日：2021-06-10

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  姜晋显 ,  金成恩 ,  龙尚珉 ,  柳承官

IPC: H01L23/528 ,  H01L25/18

Abstract: 本发明公开了一种半导体封装，该半导体封装包括封装基板。中介件设置在封装基板上。中介件包括半导体基板、设置在半导体基板的上表面上并在其中具有多个布线的布线层、设置在布线层上并电连接到布线的重新分布布线焊盘、设置在重新分布布线焊盘上的接合焊盘、以及设置在布线层上并暴露接合焊盘的至少一部分的绝缘层图案，第一半导体器件和第二半导体器件设置在中介件上。第一半导体器件和第二半导体器件彼此间隔开并通过布线中的至少一个彼此电连接。

公开(公告)号：CN117410263A

公开(公告)日：2024-01-16

申请号：CN202310752416.8

申请日：2023-06-25

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  安晳根 ,  金泳龙

IPC: H01L23/498 ,  H01L23/538

Abstract: 在一些实施例中，一种半导体封装件包括封装基板、位于所述封装基板上的多个半导体芯片、位于所述封装基板与所述多个半导体芯片之间的多个中介体以及与所述多个半导体芯片和所述多个中介体接触的模制层。所述多个半导体芯片包括第一半导体芯片以及在水平方向上与所述第一半导体芯片间隔开的第二半导体芯片和第三半导体芯片。所述多个中介体包括与所述第一半导体芯片垂直交叠的第一垂直连接中介体、与所述第二半导体芯片垂直交叠的第二垂直连接中介体、与所述第一半导体芯片和所述第二半导体芯片垂直交叠的第一水平连接中介体以及与所述第二半导体芯片和所述第三半导体芯片垂直交叠的第二水平连接中介体。

公开(公告)号：CN111755392A

公开(公告)日：2020-10-09

申请号：CN202010182101.0

申请日：2020-03-16

Applicant: 三星电子株式会社

Inventor： 金喆禹 ,  龙尚珉 ,  郑阳圭

IPC: H01L23/24 ,  H01L23/20 ,  H01L23/00 ,  H01L23/373 ,  H01L25/18

Abstract: 本发明提供一种半导体封装件。半导体封装件包括：第一衬底；第二衬底，安置在第一衬底上；第一半导体芯片，安置在第二衬底上；以及加强件，从第一衬底的上表面延伸到第二衬底的上表面，加强件不与第一半导体芯片接触，其中从第一衬底的上表面到第一半导体芯片的上表面的第一高度大于从第一衬底的上表面到加强件的最上表面的第二高度。

公开(公告)号：CN112086448A

公开(公告)日：2020-12-15

申请号：CN202010431047.9

申请日：2020-05-20

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  金喆禹 ,  柳孝昌 ,  柳承官 ,  崔允硕

IPC: H01L25/18 ,  H01L23/367 ,  H05K1/18

Abstract: 一种半导体封装件包括基板和设置在所述基板上的内插件。所述内插件包括面向所述基板的第一表面和背对所述基板的第二表面。第一逻辑半导体芯片设置在所述内插件的所述第一表面上，并且在与所述基板的上表面垂直的第一方向上与所述基板间隔开。第一存储器封装件设置在所述内插件的所述第二表面上。第二存储器封装件设置在所述内插件的所述第二表面上，并且在与所述基板的所述上表面平行的第二方向上与所述第一存储器封装件间隔开。第一传热单元设置在所述基板的面向所述第一逻辑半导体芯片的表面上。所述第一传热单元在所述第一方向上与所述第一逻辑半导体芯片间隔开。

公开(公告)号：CN111755433A

公开(公告)日：2020-10-09

申请号：CN201911288883.X

申请日：2019-12-12

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  金喆禹 ,  柳孝昌 ,  崔允硕

IPC: H01L25/16 ,  H01L23/498

Abstract: 一种半导体封装可包括：封装基底；第一中间基底，安装在封装基底上；以及第一半导体芯片，设置在第一中间基底上。第一中间基底可包括：第一基础层；第二基础层，设置在第一基础层上；电路图案，设置在第一基础层及第二基础层中的每一者中；以及集成器件，嵌置在第一基础层中且连接到电路图案中的至少一个电路图案。第一基础层的顶表面可接触第二基础层的底表面。

公开(公告)号：CN111755433B

公开(公告)日：2024-10-18

申请号：CN201911288883.X

申请日：2019-12-12

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  金喆禹 ,  柳孝昌 ,  崔允硕

IPC: H01L25/16 ,  H01L23/498 ,  H10B80/00

Abstract: 一种半导体封装可包括：封装基底；第一中间基底，安装在封装基底上；以及第一半导体芯片，设置在第一中间基底上。第一中间基底可包括：第一基础层；第二基础层，设置在第一基础层上；电路图案，设置在第一基础层及第二基础层中的每一者中；以及集成器件，嵌置在第一基础层中且连接到电路图案中的至少一个电路图案。第一基础层的顶表面可接触第二基础层的底表面。

公开(公告)号：CN113921481A

公开(公告)日：2022-01-11

申请号：CN202110701841.5

申请日：2021-06-24

Applicant: 三星电子株式会社

Inventor： 金喆禹 ,  郑阳圭 ,  南秀铉

IPC: H01L23/31 ,  H01L23/498

Abstract: 提供了一种半导体封装件。所述半导体封装件包括：基底，包括布线；半导体芯片结构，位于基底上，并且电连接到布线；底部填充树脂，位于基底与半导体芯片结构之间的空间中；以及加强件，在基底上围绕半导体芯片结构，其中，加强件包括具有腔的导电框架和位于腔中的绝缘填料。