公开(公告)号：CN103390432B

公开(公告)日：2017-04-12

申请号：CN201310166721.5

申请日：2013-05-08

申请人： 三星电子株式会社

发明人： A.E.昂格

IPC分类号： G11C29/54

CPC分类号： G11C29/06 ,  G11C11/16 ,  G11C13/0002 ,  G11C29/12 ,  G11C29/50008 ,  G11C2013/0083 ,  G11C2013/0088 ,  G11C2029/2602

摘要： 示例实施例包括一种用于大批量并行应力测试电阻型存储器的方法。所述方法可以包括例如：禁用一个或多个内部模拟电压生成器；配置存储器电路使用公共平面电压（VCP）焊盘或外部管脚；将存储器设备的位线连接到恒流驱动器，该恒流驱动器与VCP焊盘或外部管脚协力地工作用以执行大批量并行读或写操作。本发明构思包括存储器阵列的快速测试设置和初始化。数据可被进行保持力测试或者另外使用类似的大批量并行测试技术来检验。实施例也包括存储器测试系统，该存储器测试系统包括具有DFT电路的存储器设备，该DFT电路被配置成执行大批量并行应力测试、保持力测试、功能性测试以及测试设置和初始化。

公开(公告)号：CN104050988A

公开(公告)日：2014-09-17

申请号：CN201410095613.8

申请日：2014-03-14

申请人： 三星电子株式会社

发明人： A.E.昂格 ,  A.V.克瓦尔科夫斯基 ,  D.阿帕尔科夫

IPC分类号： G11B5/667

CPC分类号： G11C11/1673 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/18

摘要： 公开了一种包括存储阵列片(MAT)、中间电路、全局位线和全局电路的磁存储器，提供该磁存储器和编程该磁存储器的方法。每个MAT包括位线、字线和具有(多个)磁性结、(多个)选择设备、以及邻近于所述(多个)磁性结的自旋与轨道相互作用(SO)活性层的至少一部分的磁存储器。由于穿过SO活性层的预处理电流导致SO活性层在(多个)磁性结上施加SO转矩。(多个)磁性结可使用驱动通过通过(多个)磁性结的(多个)写电流和预处理电流编程。所述位线和字线相应于磁存储器单元。中间电路控制MAT之内的读取和写操作。每个全局位线相应于MAT的一部分。全局电路选择并驱动部分全局位线以用于读取操作和写操作。

公开(公告)号：CN103854705B

公开(公告)日：2018-10-19

申请号：CN201310629755.3

申请日：2013-11-29

申请人： 三星电子株式会社

发明人： A.E.昂格

IPC分类号： G11C29/56

摘要： 提供了一种智能存储器系统，其优选地包括存储器和处理器，其中存储器包括一个或多个存储器芯片，处理器包括一个或多个存储器处理器芯片。所述系统可以包括能够执行误比特率内置自测试的智能存储器控制器。所述智能存储器控制器可以包括误比特率控制逻辑，其被配置成控制误比特率内置自测试。写错误率测试图案生成器可以生成用于误比特率内置自测试的写错误测试图案。读错误率测试图案生成器可以生成用于内置自测试的读错误测试图案。智能存储器控制器可以在内部生成错误率定时图案，执行内置自测试，测量得到的错误率，基于所测量的错误率自动调整一个或多个测试参数，以及使用调整后的参数重复内置自测试。

公开(公告)号：CN103854705A

公开(公告)日：2014-06-11

申请号：CN201310629755.3

申请日：2013-11-29

申请人： 三星电子株式会社

发明人： A.E.昂格

IPC分类号： G11C29/56

CPC分类号： G11C29/12 ,  G06F11/00 ,  G06F15/7821 ,  G06F21/00 ,  G11C11/16 ,  G11C13/0002 ,  G11C29/42 ,  G11C29/44

摘要： 本发明提供了一种智能存储器系统，其优选地包括存储器和处理器，其中存储器包括一个或多个存储器芯片，处理器包括一个或多个存储器处理器芯片。所述系统可以包括能够执行误比特率内置自测试的智能存储器控制器。所述智能存储器控制器可以包括误比特率控制逻辑，其被配置成控制误比特率内置自测试。写错误率测试图案生成器可以生成用于误比特率内置自测试的写错误测试图案。读错误率测试图案生成器可以生成用于内置自测试的读错误测试图案。智能存储器控制器可以在内部生成错误率定时图案，执行内置自测试，测量得到的错误率，基于所测量的错误率自动调整一个或多个测试参数，以及使用调整后的参数重复内置自测试。

公开(公告)号：CN104050988B

公开(公告)日：2018-08-28

申请号：CN201410095613.8

申请日：2014-03-14

申请人： 三星电子株式会社

发明人： A.E.昂格 ,  A.V.克瓦尔科夫斯基 ,  D.阿帕尔科夫

IPC分类号： G11B5/667

CPC分类号： G11C11/1673 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/18

摘要： 公开了一种包括存储阵列片(MAT)、中间电路、全局位线和全局电路的磁存储器，提供该磁存储器和编程该磁存储器的方法。每个MAT包括位线、字线和具有(多个)磁性结、(多个)选择设备、以及邻近于所述(多个)磁性结的自旋与轨道相互作用(SO)活性层的至少一部分的磁存储器。由于穿过SO活性层的预处理电流导致SO活性层在(多个)磁性结上施加SO转矩。(多个)磁性结可使用驱动通过通过(多个)磁性结的(多个)写电流和预处理电流编程。所述位线和字线相应于磁存储器单元。中间电路控制MAT之内的读取和写操作。每个全局位线相应于MAT的一部分。全局电路选择并驱动部分全局位线以用于读取操作和写操作。

公开(公告)号：CN103390432A

公开(公告)日：2013-11-13

申请号：CN201310166721.5

申请日：2013-05-08

申请人： 三星电子株式会社

发明人： A.E.昂格

IPC分类号： G11C29/54

CPC分类号： G11C29/06 ,  G11C11/16 ,  G11C13/0002 ,  G11C29/12 ,  G11C29/50008 ,  G11C2013/0083 ,  G11C2013/0088 ,  G11C2029/2602

摘要： 示例实施例包括一种用于大批量并行应力测试电阻型存储器的方法。所述方法可以包括例如：禁用一个或多个内部模拟电压生成器；配置存储器电路使用公共平面电压（VCP）焊盘或外部管脚；将存储器设备的位线连接到恒流驱动器，该恒流驱动器与VCP焊盘或外部管脚协力地工作用以执行大批量并行读或写操作。本发明构思包括存储器阵列的快速测试设置和初始化。数据可被进行保持力测试或者另外使用类似的大批量并行测试技术来检验。实施例也包括存储器测试系统，该存储器测试系统包括具有DFT电路的存储器设备，该DFT电路被配置成执行大批量并行应力测试、保持力测试、功能性测试以及测试设置和初始化。