-
公开(公告)号：CN107958679B
公开(公告)日：2023-05-23
申请号：CN201710953332.5
申请日：2017-10-13
申请人： 三星电子株式会社 , 首尔大学校产学协力团 , 威斯康星校友研究基金会
摘要： 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。
-
公开(公告)号：CN107958679A
公开(公告)日：2018-04-24
申请号：CN201710953332.5
申请日：2017-10-13
申请人： 三星电子株式会社 , 首尔大学校产学协力团 , 威斯康星校友研究基金会
CPC分类号： G11C7/1057 , G11C7/1063 , G11C7/1084 , G11C7/109 , G11C8/10
摘要： 提供了存储器模块和用于存储器模块的处理数据缓冲器。存储器模块包括存储器装置、命令/地址缓冲装置和处理数据缓冲器。存储器装置包括：存储器单元阵列；第一输入/输出端子组，每个端子被配置为接收第一命令/地址位；第二输入/输出端子组，每个端子被配置为接收数据位和第二命令/地址位两者。命令/地址缓冲装置被配置为向第一输入/输出端子组输出第一命令/地址位。处理数据缓冲器被配置为向第二输入/输出端子组输出数据位和第二命令/地址位。存储器装置被配置为使得第一命令/地址位、第二命令/地址位和数据位均用来访问存储器单元阵列。
-
公开(公告)号：CN112116945A
公开(公告)日：2020-12-22
申请号：CN202010546678.5
申请日：2020-06-16
申请人： 三星电子株式会社
IPC分类号： G11C29/42
摘要： 提供一种半导体存储器设备和存储器系统。该半导体存储器设备包括存储器单元阵列、纠错码(ECC)引擎电路、错误信息寄存器和控制逻辑电路。存储器单元阵列包括存储器单元行。控制逻辑电路控制ECC引擎电路以基于在擦洗操作中对第一存储器单元行中的第一子页面执行第一ECC解码并且基于在对第二存储器单元行的正常读取操作中对第二存储器单元行中的第二子页面执行第二ECC解码来生成错误生成信号。控制逻辑电路将错误信息记录在错误信息寄存器中，并基于错误信息控制ECC引擎电路跳过对第一存储器单元行和第二存储器单元行的所选择的存储器单元行的ECC编码和ECC解码。
-
公开(公告)号：CN107527637A
公开(公告)日：2017-12-29
申请号：CN201710397863.0
申请日：2017-05-31
申请人： 三星电子株式会社
摘要： 提供了一种用于产生参考电压的包括存储器单元的存储器装置。该存储器装置包括第一存储器单元、第二存储器单元、第三存储器单元、位线感测放大器和开关电路。第一存储器单元连接到第一字线和第一位线。第二存储器单元连接到第一字线和第二位线。第三存储器单元连接到第一字线和第三位线。位线感测放大器连接到第三位线。开关电路连接到第一位线、第二位线和位线感测放大器。开关电路执行第一存储器单元与第一位线之间的电荷共享以产生第一参考电压，并且执行第二存储器单元与第二位线之间的电荷共享以产生第二参考电压。
-
公开(公告)号：CN100405327C
公开(公告)日：2008-07-23
申请号：CN200510113828.9
申请日：2005-10-19
申请人： 三星电子株式会社
CPC分类号： G11C7/1051 , G11C7/1066 , G11C2207/2254
摘要： 一种输出数据选通信号生成方法和存储器系统，其包括多个半导体存储器设备；和用于控制半导体存储器设备的存储器控制器，其中，存储器控制器向半导体存储器设备提供命令信号和片选信号。一个或多个半导体存储器设备可以响应命令信号和片选信号而检测读命令和伪读命令，并且根据所计算的前同步周期数来生成一个或多个前同步信号。
-
公开(公告)号：CN1452242A
公开(公告)日：2003-10-29
申请号：CN03108182.7
申请日：2003-03-31
申请人： 三星电子株式会社
CPC分类号： H04L25/0278 , H03K19/018592
摘要： 本发明提供了一种半导体集成电路中的芯片端接装置及其控制方法。芯片端接装置可安装在半导体集成电路中，所述集成电路包括：借助焊点向外部输出数据的输出驱动器，以及借助焊点从外部接收数据的数据输入电路。芯片端接装置包括：芯片端接器件，它至少包括一个与焊点电连接的端接电阻器；以及端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号来接通或断开芯片端接器件，其中端接器件控制电路是在数据输出电路起动的情况下断开芯片端接器件。由此，芯片端接装置由输出起动信号来控制，这就减少了时间损失，并能使系统高速工作。
-
公开(公告)号：CN107068175B
公开(公告)日：2022-06-07
申请号：CN201710063703.2
申请日：2017-02-03
申请人： 三星电子株式会社
IPC分类号： G11C11/406
摘要： 一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。
-
公开(公告)号：CN107068174B
公开(公告)日：2020-09-08
申请号：CN201611233177.1
申请日：2016-12-28
申请人： 三星电子株式会社
IPC分类号： G11C11/406
摘要： 一种存储器设备的刷新控制器可以包括定时控制器、刷新计数器以及地址生成器。定时控制器响应于接收从外部设备所提供的刷新命令来生成计数器刷新信号，并且生成被周期性地激活的敲击刷新信号。刷新计数器响应于计数器刷新信号生成计数器刷新地址信号，使得计数器刷新地址信号表示行地址，刷新计数器被配置为顺序地改变计数器刷新地址信号。地址生成器响应于敲击刷新信号来生成敲击刷新地址信号，敲击刷新地址信号表示与对应于被密集地访问的敲击地址的存储器设备的行物理上相邻的存储器设备的行的地址。
-
公开(公告)号：CN110400586A
公开(公告)日：2019-11-01
申请号：CN201811124242.6
申请日：2018-09-26
申请人： 三星电子株式会社
IPC分类号： G11C11/406
摘要： 提供了一种半导体存储器器件和具有该半导体存储器器件的存储器系统。该半导体存储器器件包括：存储器单元阵列，包括多个存储器单元阵列块；以及刷新控制器，被配置为控制存储器单元阵列块来执行正常刷新操作和锤击刷新操作。刷新控制器控制除第一存储器单元阵列块和与第一存储器单元阵列块相邻的一个或多个第二存储器单元阵列块之外的一个或多个第三存储器单元阵列块来在对存储器单元阵列块当中的第一存储器单元阵列块执行正常刷新操作的同时执行锤击刷新操作。
-
公开(公告)号：CN100341147C
公开(公告)日：2007-10-03
申请号：CN03108182.7
申请日：2003-03-31
申请人： 三星电子株式会社
CPC分类号： H04L25/0278 , H03K19/018592
摘要： 本发明提供了一种半导体集成电路中的芯片端接装置及其控制方法。芯片端接装置可安装在半导体集成电路中，所述集成电路包括：借助焊点向外部输出数据的输出驱动器，以及借助焊点从外部接收数据的数据输入电路。芯片端接装置包括：芯片端接器件，它至少包括一个与焊点电连接的端接电阻器；以及端接器件控制电路，用以响应能启用或禁用数据输出电路的输出起动信号来接通或断开芯片端接器件，其中端接器件控制电路是在数据输出电路起动的情况下断开芯片端接器件。由此，芯片端接装置由输出起动信号来控制，这就减少了时间损失，并能使系统高速工作。
-
-
-
-
-
-
-
-
-
搜索结果
30 条记录 (耗时 0.061 秒)
