公开(公告)号：CN105161525B

公开(公告)日：2018-12-18

申请号：CN201510460277.7

申请日：2015-07-30

申请人： 上海华力微电子有限公司

发明人： 张红伟 ,  温振平 ,  李润领

IPC分类号： H01L29/423 ,  H01L21/02 ,  H01L21/28

摘要： 一种栅介质层的制备方法，该方法包括对已完成清洗的基底执行热氧化操作和实时高温氮化热处理操作，以形成具有稳定和均匀目标厚度的SiO2栅氧化膜；通过等离子体氮化工艺对SiO2栅氧化膜进行氮的注入，使SiO2中的部分氧原子由氮原子取代形成Si‑N键；以及采用高温退火工艺稳定N掺杂及修复介质中的等离子体损伤，以形成具有改善后的栅氧化膜界面态的SiO2栅氧化膜。因此，本发明通过对基底同时执行热氧化操作和实时高温氮化热处理操作来及时有效的改善栅氧化膜的界面态，实验结果表明，采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷一个数量级或以上，并能有效地消除栅氧损伤缺陷。

公开(公告)号：CN104992903A

公开(公告)日：2015-10-21

申请号：CN201510459295.3

申请日：2015-07-30

申请人： 上海华力微电子有限公司

发明人： 雷通 ,  张红伟 ,  李芳

IPC分类号： H01L21/28

CPC分类号： H01L21/28

摘要： 本发明提出一种高质量栅极氧化层的形成方法，该方法包括：提供已经完成浅沟槽隔离工艺的晶圆，将晶圆置于iCoNi反应腔以去除硅表面的原生氧化硅层，SiCoNi刻蚀反应过程中会在晶圆表面形成(NH4)2SiF6；在常温中，(NH4)2SiF6层将不会在SiCoNi反应腔中去除，而是将其保留以作为晶圆表面的保护层，以避免硅暴露再次形成原生氧化层；随后，将该晶圆置于氧化炉中，晶圆进入氧化炉之后，(NH4)2SiF6保护层在氧化炉升温过程中下分解挥发，如果继续升高氧化炉最高工艺温度至生长栅极氧化硅层所需的温度和工艺条件，开始栅极氧化硅层。因此，本发明提出的技术解决方法，能够避免栅极氧化硅形成之前的晶圆表面再一次形成原生氧化硅，提高栅极氧化层的质量，有利于产品性能的提高。

公开(公告)号：CN104241161A

公开(公告)日：2014-12-24

申请号：CN201410520762.4

申请日：2014-09-30

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/66

CPC分类号： H01L22/12 ,  H01L22/30

摘要： 本发明提供一种检测晶圆栅氧化物缺失缺陷的方法，通过在生长栅氧化层后的晶圆上以栅氧化层作为硬掩膜，进行硅刻蚀工艺，通过刻蚀后半导体硅衬底产生的孔洞的位置来判定栅氧化层生长工艺中造成的栅氧化层缺失缺陷的具体位置，与现有技术相比，这种检测方法具有缩短检测周期，检测范围较大的优点，并且方法简单，能够对工艺窗口提供实时有效且具有参考价值的工艺参数。

公开(公告)号：CN103871955A

公开(公告)日：2014-06-18

申请号：CN201410126973.X

申请日：2014-03-31

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/762

CPC分类号： H01L21/28211

摘要： 本发明公开了一种栅介质等效氧化层厚度控制方法，先对SiO2栅氧化层通过等离子体氮化工艺进行氮的注入，将SiO2栅氧化层调整为具有一定氮浓度的SiON栅氧化层，再对SiON栅氧化层在纯惰性气体氛围中进行高温氮化处理，以修复晶格损伤并形成稳定Si-N键，从而形成稳定的氮含量，最后进行低温氧化处理，以修复SiO2/Si界面，通过调节SiO2中氮原子的含量来调节栅介质氧化层的介电系数，从而可对SiON栅介质等效氧化层厚度进行有效的控制。采用本发明能有效提高栅氧化物氮含量30%左右，使所制备的栅氧化物具有较高的介电常数，可应用在45nm及其以下技术节点CMOS工艺的栅氧化层的制备。

公开(公告)号：CN103165432A

公开(公告)日：2013-06-19

申请号：CN201310085199.8

申请日：2013-03-15

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/28

摘要： 本发明公开了一种栅氧化层的制备方法，将氧气和一氧化二氮皆作为主要反应气体，能更好和更容易控制栅氧化层的反应时间，也使得制备的栅氧化层的厚度和均匀度得到良好的掌控，从而获得的超薄的栅介质层，同时增大了对温度的工艺窗口，使得对热预算控制精确的器件也能够使用本方法获得所需要的栅介质层，大大的提高了工艺适应性。

公开(公告)号：CN104078344B

公开(公告)日：2017-04-05

申请号：CN201410331759.8

申请日：2014-07-11

申请人： 上海华力微电子有限公司

发明人： 张红伟 ,  杨列勇 ,  温振平

IPC分类号： H01L21/28

摘要： 本发明提供了一种减少自对准硅化镍尖峰缺陷和管道缺陷的方法，包括依次执行下述步骤：对暴露的硅表面进行预清洗，除去自然氧化物；在清洗后的硅表面上沉积镍或镍合金；进行低温快速热退火处理，使部分镍或镍合金与硅反应，形成高电阻硅镍化物；去除未反应的镍或镍合金；进行高温快速热退火处理，使所述高电阻硅镍化物转化为低电阻的硅镍化物‑‑硅化镍。

公开(公告)号：CN106206260A

公开(公告)日：2016-12-07

申请号：CN201610854700.6

申请日：2016-09-27

申请人： 上海华力微电子有限公司

发明人： 范荣伟 ,  张红伟 ,  陈宏璘 ,  龙吟 ,  顾晓芳

IPC分类号： H01L21/02 ,  H01L21/28

摘要： 本发明提供了一种栅氧层的制备方法，首先在硅衬底表面采用第一O2分压来快速生长初始栅氧层，然后，在初始栅氧层表面采用第二O2分压且降低生长速率来生长新栅氧层，初始栅氧层的厚度与新栅氧层的厚度总和为目标厚度，快速生长初始栅氧层，得到一定厚度的初始栅氧层，降低生长速率来生长新栅氧层，可以在初始栅氧层表面得到均匀的且不易分解的新栅氧层，这是因为，降低栅氧层的生长速率，即是降低O与Si的反应速率，从而可以确保O与Si的反应充分来生成SiO2，同时避免SiO2与Si生成2SiO造成初始栅氧层以及新栅氧层的缺失，进一步得到均匀的栅氧层。

公开(公告)号：CN103943479A

公开(公告)日：2014-07-23

申请号：CN201410162741.X

申请日：2014-04-22

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/28

CPC分类号： H01L21/28211 ,  H01L21/28185 ,  H01L21/28202 ,  H01L21/2822

摘要： 本发明提供一种栅氧化层的制备方法，通过采用氮气来稀释反应气体中氢气的含量来减少Si-SiO2界面产生Si-H键和S-O-H键的数量，并在形成氧化膜之后对基底实时高温处理来加快氧化膜内部结构的应力释放,以减少界面附近发生断裂键而产生界面态的可能。采用本发明所提供的方法能有效地减少栅氧化膜的界面态总电荷至少一个数量级，并且栅氧化层具有稳定的含氮量，能提高器件的寿命和性能。

公开(公告)号：CN103903986A

公开(公告)日：2014-07-02

申请号：CN201410111200.4

申请日：2014-03-24

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L21/28158 ,  H01L21/28185 ,  H01L21/28211

摘要： 本发明提供一种栅介质层的制作方法，包括：提供半导体衬底；利用热氧化和/或热退火工艺，在所述半导体衬底上形成氧化硅层；对所述氧化硅层进行氮注入，形成第一氮氧化硅层；在高温环境下，对所述第一氮氧化硅层进行氮化处理，形成第二氮氧化硅层；在低温环境下，对所述第二氮氧化硅层进行氧化处理，形成栅介质层。利用本发明的方法形成的栅介质层具有较高的介电常数，同时能够有效抑制杂质在栅介质层中的扩散。

公开(公告)号：CN105070660B

公开(公告)日：2019-01-22

申请号：CN201510494525.X

申请日：2015-08-12

申请人： 上海华力微电子有限公司

发明人： 张红伟

IPC分类号： H01L21/336 ,  H01L29/788 ,  H01L29/06 ,  H01L29/423

摘要： 本发明公开了一种∑型结构的半浮栅器件的制造方法，包括：步骤1：提供半导体衬底；步骤2：通过2步刻蚀工艺在该区域形成∑型凹槽、源区和漏区；步骤3：形成栅介质层；步骤4：在形成有栅介质层的∑型凹槽中淀积具有第一掺杂类型的半浮栅，在所述半浮栅靠近所述源区的一侧刻蚀形成一个缺口；步骤5：在所述源区、半浮栅以及漏区表面待形成金属控制栅的区域形成绝缘介质层；步骤6：在所述绝缘介质层上栅形成金属控制栅和栅极侧墙；步骤7：形成源、漏接触区；步骤8：形成源电极、漏电极和栅电极。本发明可以使半浮栅晶体管的数据擦写更加容易、迅速，而通过∑型结构，具有较大的底切而引入更多地应力，从而有效提高半浮栅器件的性能。