-
公开(公告)号：CN101452966B
公开(公告)日：2010-05-26
申请号：CN200710094379.7
申请日：2007-12-06
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L29/866 , H01L21/329
摘要： 本发明公开了一种齐纳二极管及其制造方法，实现了将横向齐纳二极管和纵向齐纳二极管结合起来的齐纳二极管结构，从而大大提高了齐纳二极管的击穿电压，并有效改善了齐纳二极管的耐压性能。
-
公开(公告)号：CN101752347B
公开(公告)日：2011-12-14
申请号：CN200810044148.X
申请日：2008-12-19
申请人： 上海华虹NEC电子有限公司
摘要： 本发明公开了一种防静电保护结构，包括P型衬底及其上面的N型深阱，N型深阱范围内，第二N+扩散区和第四场氧化区的下方还设置有一个N阱，该N阱的下方还设置有一个N型二次扩散区。本发明还公开了一种上述防静电结构的制作方法，在所述场氧化区形成之后，N阱形成之前，通过增加一次离子注入形成所述N型二次扩散区。本发明通过在N阱下方增加N型二次扩散区，能够在泻放电流时电流可以均匀分布，避免了对放静电保护结构构成的物理损伤，提高了器件的稳定性。
-
公开(公告)号：CN101752429B
公开(公告)日：2011-08-24
申请号：CN200810044071.6
申请日：2008-12-09
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L29/866 , H01L21/329
CPC分类号： H01L29/866 , H01L29/402 , H01L29/66106
摘要： 本发明公开了一种高稳定性齐纳二极管，包括：硅衬底；氧化硅，在硅衬底的上表面；P阱，在硅衬底之中；相邻的P型重掺杂区和N型重掺杂区，在P阱之中；二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；所述齐纳二极管还包括：多晶硅，在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。本发明还公开了一种上述齐纳二极管的制造方法。本发明的创新之处在于，在N型重掺杂区上方的二氧化硅上淀积多晶硅，多晶硅接零电位。这样，N型重掺杂区表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
-
公开(公告)号：CN101752429A
公开(公告)日：2010-06-23
申请号：CN200810044071.6
申请日：2008-12-09
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L29/866 , H01L21/329
CPC分类号： H01L29/866 , H01L29/402 , H01L29/66106
摘要： 本发明公开了一种高稳定性齐纳二极管，包括：硅衬底；氧化硅，在硅衬底的上表面；P阱，在硅衬底之中；相邻的P型重掺杂区和N型重掺杂区，在P阱之中；二金属电极，在硅衬底的上表面，且分别接触P型重掺杂区和N型重掺杂区；所述齐纳二极管还包括：多晶硅，在N型重掺杂区上方的氧化硅上表面，所述多晶硅接零电位或低电位。本发明还公开了一种上述齐纳二极管的制造方法。本发明的创新之处在于，在N型重掺杂区上方的二氧化硅上淀积多晶硅，多晶硅接零电位。这样，N型重掺杂区表面的电场垂直地指向硅表面，将使得表面电流变成体电流，减小了硅与氧化硅界面处各种不利的因素对齐纳二极管稳定性的影响，从而有效地提高了齐纳二极管的稳定性。
-
公开(公告)号：CN102054864B
公开(公告)日：2012-10-03
申请号：CN200910201753.8
申请日：2009-11-05
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L29/78 , H01L29/36 , H01L21/336 , H01L21/265
摘要： 本发明公开了一种LDMOS，在传统LDMOS结构的基础上增加：阱(12)中靠近沟槽(13)的侧壁和底部处具有轻掺杂区(30)，轻掺杂区(30)与阱(12)的掺杂类型相同且轻掺杂区(30)的掺杂浓度更小。本发明还公开了所述LDMOS的制造方法。传统LDMOS的漂移区为阱(12)，本发明LDMOS的漂移区为阱(12)和轻掺杂区(30)。这样本发明LDMOS便可降低沟道在垂直和水平方向上的电场，从而减小了漂移区的电子碰撞强度，使热载流子注入效应得到抑制，提高了LDMOS器件的安全工作区和可靠性。
-
公开(公告)号：CN102044563A
公开(公告)日：2011-05-04
申请号：CN200910201692.5
申请日：2009-10-16
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336 , H01L21/265
CPC分类号： H01L29/7816 , H01L29/0653 , H01L29/0878
摘要： 本发明公开了一种LDMOS器件，所述LDMOS器件包含：具有第一导电类型的埋层、深阱、阱二、漏区、漂移区、源区、离子注入层；具有第二导电类型的阱一和沟道区；以及漏极、源极、浅沟槽隔离氧化层、栅化层、多晶硅栅。离子注入层形成在浅槽隔离氧化层的正下方的所述漂移区的浅表面处。本发明还公开了一种所述LDMOS器件的制造方法，形成浅槽隔离氧化层包括如下步骤：浅槽隔离氧化层的沟槽刻蚀工艺、清洗工艺；在沟槽中进行离子注入层的离子注入工艺；浅槽隔离氧化层生长的工艺；离子注入层退火激活工艺。本发明能有效的降低LDMOS器件开态电阻同时不会影响LDMOS器件的击穿电压。
-
公开(公告)号：CN101752347A
公开(公告)日：2010-06-23
申请号：CN200810044148.X
申请日：2008-12-19
申请人： 上海华虹NEC电子有限公司
摘要： 本发明公开了一种防静电保护结构，包括P型衬底及其上面的N型深阱，N型深阱范围内，第二N+扩散区和第四场氧化区的下方还设置有一个N阱，该N阱的下方还设置有一个N型二次扩散区。本发明还公开了一种上述防静电结构的制作方法，在所述场氧化区形成之后，N阱形成之前，通过增加一次离子注入形成所述N型二次扩散区。本发明通过在N阱下方增加N型二次扩散区，能够在泻放电流时电流可以均匀分布，避免了对放静电保护结构构成的物理损伤，提高了器件的稳定性。
-
公开(公告)号：CN101752247B
公开(公告)日：2011-11-02
申请号：CN200810044052.3
申请日：2008-12-04
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L21/329
摘要： 本发明公开了一种自对准形成齐纳二极管的方法，包括如下步骤：第1步，在硅衬底上生长一层氧化硅；第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱；第3步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留；第4步，采用离子注入工艺在多晶硅残留的一侧注入N型杂质，形成N型重掺杂区；第5步，采用离子注入工艺在多晶硅残留的另一侧注入P型杂质，形成P型重掺杂区。本发明开发出了非离子注入方式调节齐纳二极管击穿电压的新方法，实现了在固定剂量下制作出不同击穿电压的齐纳二极管，无需通过额外的一次光刻和离子注入，从而降低了制作成本。
-
公开(公告)号：CN101452840B
公开(公告)日：2010-09-08
申请号：CN200710094378.2
申请日：2007-12-06
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L21/28 , H01L21/336
摘要： 本发明公开了一种半导体器件中金属栅的形成方法，通过在栅介质层上先淀积一层金属薄层，然后在栅极两侧分别形成内侧墙，最后再进行物理淀积形成金属栅，由于在金属栅两侧形成有内侧墙，从而增大了栅极到源漏间的电介质厚度，补偿了由于侧墙尺寸的减小而引起的寄生电容的增加，减小了栅极到源漏间的寄生电容。
-
公开(公告)号：CN101752247A
公开(公告)日：2010-06-23
申请号：CN200810044052.3
申请日：2008-12-04
申请人： 上海华虹NEC电子有限公司
IPC分类号： H01L21/329
摘要： 本发明公开了一种自对准形成齐纳二极管的方法，包括如下步骤：第1步，在硅衬底上生长一层氧化硅；第2步，采用离子注入工艺向硅衬底注入P型杂质，形成P阱；第3步，在硅片表面淀积一层多晶硅，再刻蚀该层多晶硅形成多晶硅残留；第4步，采用离子注入工艺在多晶硅残留的一侧注入N型杂质，形成N型重掺杂区；第5步，采用离子注入工艺在多晶硅残留的另一侧注入P型杂质，形成P型重掺杂区。本发明开发出了非离子注入方式调节齐纳二极管击穿电压的新方法，实现了在固定剂量下制作出不同击穿电压的齐纳二极管，无需通过额外的一次光刻和离子注入，从而降低了制作成本。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.032 秒)
