-
公开(公告)号：CN109712961B
公开(公告)日：2021-11-02
申请号：CN201711006645.6
申请日：2017-10-25
申请人： 上海新微技术研发中心有限公司
IPC分类号： H01L23/538 , H01L21/768
摘要： 本发明涉及集成电路技术领域，尤其涉及一种三维集成电路及其制造方法。所述三维集成电路，包括衬底、堆叠于衬底表面的多个器件层、以及设置于相邻器件层之间的绝缘层；所述器件层包括MOS器件和金属互联线，所述MOS器件的沟道采用二维半导体材料制成；所述金属互联线，连接所述MOS器件，用以实现所述器件层的功能集成以及预留相邻器件层之间的互联区域；所述绝缘层中设置有通孔，所述通孔中嵌入有互联金属，所述互联金属用于实现相邻器件层中金属互联线的连接。本发明增加了三维集成电路的集成密度；降低了制备三维集成电路的工艺难度及制造成本，提高了产品良率；减小了寄生电容。
-
公开(公告)号：CN110491990B
公开(公告)日：2024-09-13
申请号：CN201910746131.7
申请日：2019-08-13
申请人： 上海新微技术研发中心有限公司
摘要： 本发明涉及磁存储器领域，尤其涉及一种磁存储器件，固定层、通道隔离层、自由层；所述通道隔离层位于所述固定层和所述自由层之间；还包括非磁性结构，所述非磁性结构位于所述自由层中，所述非磁性结构与所述自由层的材料不同。本发明能够有效降低改变MTJ自由层磁化方向的临界电流，减小磁存储器件体积。
-
公开(公告)号：CN110416406B
公开(公告)日：2024-08-23
申请号：CN201910746121.3
申请日：2019-08-13
申请人： 上海新微技术研发中心有限公司
摘要： 本发明涉及磁存储器领域，尤其涉及一种磁存储器件，包括固定层、通道隔离层、自由层；所述通道隔离层位于所述固定层和所述自由层之间；所述自由层具有相对的第一面和第二面，所述第二面较所述第一面远离所述通道隔离层，所述第一面与所述第二面不平行。本发明能够有效降低改变MTJ自由层磁化方向的临界电流，减小磁存储器件体积。
-
公开(公告)号：CN109962106B
公开(公告)日：2022-10-14
申请号：CN201711339158.1
申请日：2017-12-14
申请人： 上海新微技术研发中心有限公司
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336 , H01L21/34
摘要： 本发明提供的MOSFET器件，包括：具有图形化的衬底，所述衬底包括底层硅以及覆盖于所述底层硅表面的埋氧化层，且所述衬底中包括通过刻蚀埋氧化层形成的凹槽；位于所述凹槽上方、且采用二维半导体材料制成的沟道区域；所述二维半导体材料为过渡金属硫族化合物、黑磷、硅烯、锗烯或具有能带的石墨烯。本发明形成了一种无背栅结构的MOSFET器件，在受到高能射线和高能粒子照射时杜绝了衬底中氧化物陷阱电荷和界面陷阱电荷的出现，避免了寄生背沟道的产生，使得MOSFET器件同时具有抗单粒子效应的性能和抗总剂量效应的性能。
-
公开(公告)号：CN110620175A
公开(公告)日：2019-12-27
申请号：CN201910745412.0
申请日：2019-08-13
申请人： 上海新微技术研发中心有限公司
摘要： 本发明涉及磁存储器领域，尤其涉及一种磁存储器件，包括固定层、通道隔离层、自由层；所述通道隔离层位于所述固定层和所述自由层之间；还包括非磁性层，所述非磁性层位于所述自由层上，所述非磁性层与所述自由层材料不相同。本发明能够有效降低改变MTJ自由层磁化方向的临界电流，减小磁存储器件体积。
-
公开(公告)号：CN110491990A
公开(公告)日：2019-11-22
申请号：CN201910746131.7
申请日：2019-08-13
申请人： 上海新微技术研发中心有限公司
摘要： 本发明涉及磁存储器领域，尤其涉及一种磁存储器件，固定层、通道隔离层、自由层；所述通道隔离层位于所述固定层和所述自由层之间；还包括非磁性结构，所述非磁性结构位于所述自由层中，所述非磁性结构与所述自由层的材料不同。本发明能够有效降低改变MTJ自由层磁化方向的临界电流，减小磁存储器件体积。
-
公开(公告)号：CN110416406A
公开(公告)日：2019-11-05
申请号：CN201910746121.3
申请日：2019-08-13
申请人： 上海新微技术研发中心有限公司
摘要： 本发明涉及磁存储器领域，尤其涉及一种磁存储器件，包括固定层、通道隔离层、自由层；所述通道隔离层位于所述固定层和所述自由层之间；所述自由层具有相对的第一面和第二面，所述第二面较所述第一面远离所述通道隔离层，所述第一面与所述第二面不平行。本发明能够有效降低改变MTJ自由层磁化方向的临界电流，减小磁存储器件体积。
-
公开(公告)号：CN109962106A
公开(公告)日：2019-07-02
申请号：CN201711339158.1
申请日：2017-12-14
申请人： 上海新微技术研发中心有限公司
IPC分类号： H01L29/78 , H01L29/10 , H01L21/336 , H01L21/34
摘要： 本发明提供的MOSFET器件，包括：具有图形化的衬底，所述衬底包括底层硅以及覆盖于所述底层硅表面的埋氧化层，且所述衬底中包括通过刻蚀埋氧化层形成的凹槽；位于所述凹槽上方、且采用二维半导体材料制成的沟道区域；所述二维半导体材料为过渡金属硫族化合物、黑磷、硅烯、锗烯或具有能带的石墨烯。本发明形成了一种无背栅结构的MOSFET器件，在受到高能射线和高能粒子照射时杜绝了衬底中氧化物陷阱电荷和界面陷阱电荷的出现，避免了寄生背沟道的产生，使得MOSFET器件同时具有抗单粒子效应的性能和抗总剂量效应的性能。
-
公开(公告)号：CN111833930B
公开(公告)日：2022-07-08
申请号：CN201910323992.4
申请日：2019-04-22
申请人： 上海新微技术研发中心有限公司
摘要： 本发明提供一种磁随机存取存储器及其制备方法，包括：磁隧道结结构；字线，与磁隧道结结构的顶部相连接；读取位线，与磁隧道结结构的底部相接触；写入位线，位于读取位线一侧；U型变磁体连接结构，包括底边部、侧壁部及延伸部；底边部位于读取位线的下方，一端与写入位线相连接，另一端沿第一方向横跨读取位线；侧壁部分别位于磁隧道结结构相对的两侧，位于磁隧道结结构远离延伸部一侧的侧壁部的顶部与字线相连接，侧壁部的底部与底边部相连接；延伸部的一端与侧壁部相连接，另一端自侧壁部沿第一方向向远离位于磁隧道结结构的方向延伸。本发明的磁随机存取存储器降低了磁隧道结结构翻转所需的电流，进而降低了所需的写入电流及写入功耗。
-
公开(公告)号：CN109712961A
公开(公告)日：2019-05-03
申请号：CN201711006645.6
申请日：2017-10-25
申请人： 上海新微技术研发中心有限公司
IPC分类号： H01L23/538 , H01L21/768
摘要： 本发明涉及集成电路技术领域，尤其涉及一种三维集成电路及其制造方法。所述三维集成电路，包括衬底、堆叠于衬底表面的多个器件层、以及设置于相邻器件层之间的绝缘层；所述器件层包括MOS器件和金属互联线，所述MOS器件的沟道采用二维半导体材料制成；所述金属互联线，连接所述MOS器件，用以实现所述器件层的功能集成以及预留相邻器件层之间的互联区域；所述绝缘层中设置有通孔，所述通孔中嵌入有互联金属，所述互联金属用于实现相邻器件层中金属互联线的连接。本发明增加了三维集成电路的集成密度；降低了制备三维集成电路的工艺难度及制造成本，提高了产品良率；减小了寄生电容。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.044 秒)
