基于FPGA的多路副载波数字鉴频与解调方法

    公开(公告)号:CN110430154B

    公开(公告)日:2021-11-02

    申请号:CN201910717448.8

    申请日:2019-08-05

    Abstract: 本发明涉及一种基于FPGA的多路副载波数字鉴频与解调方法,包含:S1、混合多路副载波的中频信号经A/D采样,分别通过上、下带通滤波器得到两路I路信号和Q路信号;S2、分别计算两路I路信号和Q路信号的平方根并进行相减运算,得到副载波信号及副载波频率;S3、采用总带通滤波器对副载波信号中进行滤波处理;S4、采用多个窄带带通滤波器分别对副载波信号进行滤波处理,将得到的各个含有某一路副载波频率的调制信号分别与本振信号混频,获得两路正交信号;S5、对两路正交信号取包络,经由比较判决器得到指令代码。本发明采用数字鉴频器对多路副载波信号实现精确稳定的鉴频,并通过FPGA简单有效的实现多路副载波信号的解调。

    基于FPGA的多路副载波数字鉴频与解调方法

    公开(公告)号:CN110430154A

    公开(公告)日:2019-11-08

    申请号:CN201910717448.8

    申请日:2019-08-05

    Abstract: 本发明涉及一种基于FPGA的多路副载波数字鉴频与解调方法,包含:S1、混合多路副载波的中频信号经A/D采样,分别通过上、下带通滤波器得到两路I路信号和Q路信号;S2、分别计算两路I路信号和Q路信号的平方根并进行相减运算,得到副载波信号及副载波频率;S3、采用总带通滤波器对副载波信号中进行滤波处理;S4、采用多个窄带带通滤波器分别对副载波信号进行滤波处理,将得到的各个含有某一路副载波频率的调制信号分别与本振信号混频,获得两路正交信号;S5、对两路正交信号取包络,经由比较判决器得到指令代码。本发明采用数字鉴频器对多路副载波信号实现精确稳定的鉴频,并通过FPGA简单有效的实现多路副载波信号的解调。

    复杂高集成数模混合处理微系统自动测试系统及测试方法

    公开(公告)号:CN115980543A

    公开(公告)日:2023-04-18

    申请号:CN202211468173.7

    申请日:2022-11-22

    Abstract: 本发明公开了一种复杂高集成数模混合处理微系统自动测试系统及测试方法,包括:便携式上位机控制系统和与其连接的测试板卡,所述便携式上位机控制系统用于下发测试指令、配置参数和接收测试结果;测试板卡,包括若干电源芯片及接口管理CPLD芯片EPM2210、一核心逻辑及处理SoC芯片XC7Z045、一待测复杂高集成数模混合处理微系统;所述便携式上位机控制系统通过总线仲裁,将测试指令和配置参数下发至复杂高集成数模混合处理微系统,再将微系统回传的测试数据上传至便携式上位机控制系统。本发明自动化程度高、具有良好的通用性,减少了数据处理时间,提高了测试效率,并为复杂高集成数模混合微系统的可测性和测试覆盖性等能力的提升提供了解决思路和方法。

Patent Agency Ranking