-
公开(公告)号：CN118426931A
公开(公告)日：2024-08-02
申请号：CN202410607233.1
申请日：2024-05-16
Applicant: 上海航天计算机技术研究所
IPC: G06F9/48
Abstract: 本发明涉及技术领域，公开了一种SPARC V8处理器中断嵌套处理方法，应用在嵌入式计算机系统中，所述系统以SPARC V8处理器为核心，并加载应用程序，包括：S1：进行系统通用化处理流程，结合当前中断优先级level和中断号设置中断级别PIL值，然后所述系统通用化处理流程使能中断并调用相应的中断服务子程序；S2：在所述中断服务子程序设计时，将所述中断优先级level为0的低优先级中断号和为1的高优先级中断号进行比较，主动下调对应的所述中断级别PIL值，并临时屏蔽对应范围内的中断。明确了不同优先级中断响应和处理的时序，保障了高优先级中断响应和处理的实时性，提高了软件设计通用性，避免因中断优先级错误带来的软件运行时序风险。
-
公开(公告)号：CN113190082B
公开(公告)日：2023-02-07
申请号：CN202110588588.7
申请日：2021-05-27
Applicant: 上海航天计算机技术研究所
IPC: G06F1/12
Abstract: 本发明提供了一种三冗余计算机时钟中断检测和同步方法及计算机系统，包括：S1：控制钟源产生同步脉冲；S2：检测同步脉冲的脉冲宽度以及周期，对同步脉冲的脉宽和周期进行计数，确定同步脉冲是否在处于正常状态，且在同步脉冲处于正常状态时触发步骤S2；S3：控制每个同步脉冲进行中断产生多个周期性脉冲信号；S4：设置三个同步周期性脉冲信号的钟源选择配置寄存器，以用于存储周期性脉冲信号对应的标志位；S5：检测周期性脉冲信号的脉冲宽度，判断周期性脉冲信号是否处于正常状态，且在处于正常状态时，通过提供标志位供应用软件读取，作为应用软件选源依据。本发明能够完成三冗余计算机的软件同步问题，提高了冗余系统软件运行的同步性和可靠性。
-
公开(公告)号：CN111241764B
公开(公告)日：2022-09-13
申请号：CN202010000764.6
申请日：2020-01-02
Applicant: 上海航天计算机技术研究所
IPC: G06F30/3312 , G06C3/00
Abstract: 本发明提供了一种以处理器为核心的电路时序测量方法和装置，该方法包括：确定以处理器为核心的电路访存关系，列出连接器件的输入输出管脚表；根据管脚表，确定信号传输链路径测量点；对路径测量点进行分析，得到信号特性列表；获得各个器件与时序相关的端点信号数据；将端点信号数据与器件手册数据比对，得到时序分析结果。本发明可以在不完全测试的情况下，将信号因传输链路造成的变性引入测量中，将测量和分析结果相结合，获得最接近于完全测量的信号，可以用于分析电路的时序是否满足器件手册的时序关系，适用于无法直接在器件管脚测量全部电路信号特性的情况。
-
公开(公告)号：CN111766850A
公开(公告)日：2020-10-13
申请号：CN202010638767.2
申请日：2020-07-03
Applicant: 上海航天计算机技术研究所 , 中国西安卫星测控中心
IPC: G05B23/02
Abstract: 本发明公开了一种自动化测试航天测控设备数据的方法，包括以下基本步骤：步骤一，建立航天测控设备功能模块的标识、激励数据、输出数据、校验方法、激励启动时间、间隔和时序规则的合集；步骤二，建立航天测控设备参数的数据库；步骤三，根据航天测控设备参数生成测试激励数据库；步骤四，读取待测试功能模块的激励数据和时序规则，按时序规则给航天测控设备自动发送激励数据，监视航天测控设备的输出数据(监视数据)；步骤五，读取待测试功能模块的输出数据(读取数据)，通过功能模块的校验方法和时序规则比对读取数据和监视数据；步骤六，根据选择的待测试功能列表，待测试功能项周期性重复步骤四和五，完成已选择模块的测试。
-
Patent Agency Ranking
公开(公告)号：CN113190082A
公开(公告)日：2021-07-30
申请号：CN202110588588.7
申请日：2021-05-27
Applicant: 上海航天计算机技术研究所
IPC: G06F1/12
Abstract: 本发明提供了一种三冗余计算机时钟中断检测和同步方法及计算机系统，包括：S1：控制钟源产生同步脉冲；S2：检测同步脉冲的脉冲宽度以及周期，对同步脉冲的脉宽和周期进行计数，确定同步脉冲是否在处于正常状态，且在同步脉冲处于正常状态时触发步骤S2；S3：控制每个同步脉冲进行中断产生多个周期性脉冲信号；S4：设置三个同步周期性脉冲信号的钟源选择配置寄存器，以用于存储周期性脉冲信号对应的标志位；S5：检测周期性脉冲信号的脉冲宽度，判断周期性脉冲信号是否处于正常状态，且在处于正常状态时，通过提供标志位供应用软件读取，作为应用软件选源依据。本发明能够完成三冗余计算机的软件同步问题，提高了冗余系统软件运行的同步性和可靠性。
-
公开(公告)号：CN111241764A
公开(公告)日：2020-06-05
申请号：CN202010000764.6
申请日：2020-01-02
Applicant: 上海航天计算机技术研究所
IPC: G06F30/3312 , G06C3/00
Abstract: 本发明提供了一种以处理器为核心的电路时序测量方法和装置，该方法包括：确定以处理器为核心的电路访存关系，列出连接器件的输入输出管脚表；根据管脚表，确定信号传输链路径测量点；对路径测量点进行分析，得到信号特性列表；获得各个器件与时序相关的端点信号数据；将端点信号数据与器件手册数据比对，得到时序分析结果。本发明可以在不完全测试的情况下，将信号因传输链路造成的变性引入测量中，将测量和分析结果相结合，获得最接近于完全测量的信号，可以用于分析电路的时序是否满足器件手册的时序关系，适用于无法直接在器件管脚测量全部电路信号特性的情况。
-
公开(公告)号：CN117420769A
公开(公告)日：2024-01-19
申请号：CN202311467490.1
申请日：2023-11-07
Applicant: 上海航天计算机技术研究所 , 上海大学
Abstract: 本发明公开一种宇航类单机星载计算机数字化模型，模型包括：面向样机的需求模型：通过需求导入和动态更新的方式建立单机从样机至正样不断演变的需求模型。面向对象的结构模型：自上而下建立单机层、模块层、单元层、元器件层四个层次模型，分别与单机物理层级一一对应；实现不同条件下CPU硬件与CPU应用软件交互的结构建模。半物理混合行为模型：可模拟单机物理层处理二进制码流的能力。功能性能的需求确认：提出单机近百条复杂需求的分类确认方案。单机模型的测试环境：构建基于UI的星载计算机测试系统。本发明基于SysML语言的单机数字化模型，可应用于卫星整体的数字化设计和仿真。本发明基于UI的单机测试系统，可用于单机模型的多场景全闭环验证。
-
公开(公告)号：CN111766850B
公开(公告)日：2021-06-29
申请号：CN202010638767.2
申请日：2020-07-03
Applicant: 上海航天计算机技术研究所 , 中国西安卫星测控中心
IPC: G05B23/02
Abstract: 本发明公开了一种自动化测试航天测控设备数据的方法，包括以下基本步骤：步骤一，建立航天测控设备功能模块的标识、激励数据、输出数据、校验方法、激励启动时间、间隔和时序规则的合集；步骤二，建立航天测控设备参数的数据库；步骤三，根据航天测控设备参数生成测试激励数据库；步骤四，读取待测试功能模块的激励数据和时序规则，按时序规则给航天测控设备自动发送激励数据，监视航天测控设备的输出数据(监视数据)；步骤五，读取待测试功能模块的输出数据(读取数据)，通过功能模块的校验方法和时序规则比对读取数据和监视数据；步骤六，根据选择的待测试功能列表，待测试功能项周期性重复步骤四和五，完成已选择模块的测试。
-
公开(公告)号：CN108762970A
公开(公告)日：2018-11-06
申请号：CN201810602293.9
申请日：2018-06-12
Applicant: 上海航天计算机技术研究所
CPC classification number: G06F11/0757 , G06F11/1666 , G06F15/17
Abstract: 本发明公开了一种高可靠星载计算机程序存储设备，包括CPU、FPGA、PROM、EEPROM、SRAM和看门狗电路；FPGA衔接CPU和各个存储器，用于匹配各个存储器的控制时序；PROM用于存储监控程序和安全程序；EEPROM用于存储系统应用程序；计算机运行时，程序从EEPROM搬场到SRAM中，并驻留在SRAM中运行；EEPROM存储采用三模冗余的方式，对每一份数据存储在独立的三个EEPROM中；看门狗电路用于对EEPROM的复位控制。本发明采用PROM、EEPROM、SRAM三种存储器，充分发挥三种存储器的自身特点，采用FPGA技术进行有效管理，实现星载计算机高可靠的程序存储。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.037 seconds)
