一种静电泄放自保护的异质结半导体器件

    公开(公告)号:CN113327923B

    公开(公告)日:2023-08-04

    申请号:CN202110598471.7

    申请日:2021-05-31

    Applicant: 东南大学

    Abstract: 本发明涉及一种静电泄放自保护的异质结半导体器件,包括:缓冲层、沟道层、异质结沟道、势垒层;势垒层上表面设有金属漏电极、金属源电极;金属漏电极与金属源电极之间且接近金属源电极间隔设有由第一p型半导体层、第一n型半导体层、第二p型半导体层交替组成的栅保护区以及由第三p型半导体层与金属栅电极层叠构成的栅控制区;栅保护区a与栅控制区b之间通过高阻介质层隔离;栅保护区提供ESD电流泄放通道保护栅极免受瞬时大电流的冲击。本发明相比传统的外部ESD保护电路具有集成度高、占用面积小、寄生电容小等优点。

    p-GaN栅高电子迁移率晶体管模型及其建模方法

    公开(公告)号:CN118798104B

    公开(公告)日:2025-02-14

    申请号:CN202310701433.9

    申请日:2023-06-13

    Abstract: 本发明涉及一种p‑GaN栅高电子迁移率晶体管模型及其建模方法,所述模型包括:基础模型,包括GaN HEMT器件模型,所述GaN HEMT器件模型包括栅至源部分、漏至源部分及位于栅极节点和栅极之间的栅极电阻;子模型,包括位于相互串联的第一子电路、第二子电路及第三子电路,第一子电路包括相互并联的二极管D1和栅源压控电阻R2,第二子电路包括相互并联的电阻R1和电容C1,第三子电路包括相互并联的二极管D2和栅漏压控电阻R3;子模型与栅极电阻串联连接。本发明可有效地解决传统的p‑GaN栅HEMT的器件模型对阈值电压漂移建模不足的问题,预防了阈值电压漂移所导致的潜在的电路功能失效的危险,大大降低了集成电路设计的风险与成本。

    p-GaN栅高电子迁移率晶体管模型及其建模方法

    公开(公告)号:CN118798104A

    公开(公告)日:2024-10-18

    申请号:CN202310701433.9

    申请日:2023-06-13

    Abstract: 本发明涉及一种p‑GaN栅高电子迁移率晶体管模型及其建模方法,所述模型包括:基础模型,包括GaN HEMT器件模型,所述GaN HEMT器件模型包括栅至源部分、漏至源部分及位于栅极节点和栅极之间的栅极电阻;子模型,包括位于相互串联的第一子电路、第二子电路及第三子电路,第一子电路包括相互并联的二极管D1和栅源压控电阻R2,第二子电路包括相互并联的电阻R1和电容C1,第三子电路包括相互并联的二极管D2和栅漏压控电阻R3;子模型与栅极电阻串联连接。本发明可有效地解决传统的p‑GaN栅HEMT的器件模型对阈值电压漂移建模不足的问题,预防了阈值电压漂移所导致的潜在的电路功能失效的危险,大大降低了集成电路设计的风险与成本。

    一种抗静电释放冲击的异质结半导体器件

    公开(公告)号:CN114267734B

    公开(公告)日:2023-03-31

    申请号:CN202111623857.5

    申请日:2021-12-28

    Applicant: 东南大学

    Abstract: 一种抗静电释放冲击的异质结半导体器件,结构包括:衬底,缓冲层,沟道层,钝化层,隔离介质层,有源工作区,自保护区和电阻区;自保护区包括:第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区;电阻区包括:与自保护区的第二导电类型阱区接触的连接金属,金属源电极与连接金属之间的呈现弯曲形状的势垒条层;自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径,一方面,自保护区的三极管泄流能力强且不发生闩锁,另一方面,呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻,既可以降低器件漏电,又可以通过改变其电阻值调节触发电压。

    一种抗静电释放冲击的异质结半导体器件

    公开(公告)号:CN114267734A

    公开(公告)日:2022-04-01

    申请号:CN202111623857.5

    申请日:2021-12-28

    Applicant: 东南大学

    Abstract: 一种抗静电释放冲击的异质结半导体器件,结构包括:衬底,缓冲层,沟道层,钝化层,隔离介质层,有源工作区,自保护区和电阻区;自保护区包括:第一导电类型Ⅰ阱区、第一导电类型Ⅱ阱区及第二导电类型阱区;电阻区包括:与自保护区的第二导电类型阱区接触的连接金属,金属源电极与连接金属之间的呈现弯曲形状的势垒条层;自保护区与有源工作区通过隔离介质层隔离。本发明通过电阻区电子沟道产生的压降开启自保护区的三极管泄流路径,一方面,自保护区的三极管泄流能力强且不发生闩锁,另一方面,呈现弯曲形状的势垒条层相当于增加了栅源之间的电阻,既可以降低器件漏电,又可以通过改变其电阻值调节触发电压。

Patent Agency Ranking