存储器系统及非易失性存储器

    公开(公告)号:CN111724827A

    公开(公告)日:2020-09-29

    申请号:CN201910733672.6

    申请日:2019-08-08

    IPC分类号: G11C5/02 G11C16/10 G11C16/14

    摘要: 实施方式提供一种能够缩短针对来自主机的请求的响应时间的存储器系统及非易失性存储器。实施方式的存储器系统具备非易失性存储器、及控制非易失性存储器的动作的存储器控制器。非易失性存储器从存储器控制器接收用来执行擦除及编程的至少任一个的第1指令,在执行基于第1指令的包含复数分段的第1处理中,从存储器控制器接收到第2指令时,执行不等待到第1处理的指定分段结束为止而挂起第1处理的第2处理,在执行第1处理中,从存储器控制器接收到第3指令时,执行等待到第1处理的指定分段结束为止后挂起第1处理的第3处理。

    存储器系统和存储器系统的控制方法

    公开(公告)号:CN108630274A

    公开(公告)日:2018-10-09

    申请号:CN201710712707.9

    申请日:2017-08-18

    IPC分类号: G11C16/08 G11C16/10 G11C16/26

    CPC分类号: G11C16/3445 G11C16/3454

    摘要: 本发明的实施方式提供能进行对存储器装置的更好的控制的存储器系统和存储器系统的控制方法。实施方式的存储器系统具有存储器装置和控制器。所述存储器装置包括连接于第1单元晶体管的第1字线和连接于第2单元晶体管的第2字线。所述控制器在判定第1数据值对所述第1单元晶体管的写入是否完成了的情况下,指示所述存储器装置将第1验证电压施加于所述第1字线,在判定所述第1数据值对所述第2单元晶体管的写入是否完成了的情况下,指示所述存储器装置将电压电平与所述第1验证电压不同的第2验证电压施加于所述第2字线。

    存储系统
    3.
    发明授权

    公开(公告)号:CN105912483B

    公开(公告)日:2019-06-21

    申请号:CN201510553494.0

    申请日:2015-09-02

    IPC分类号: G06F13/16 G06F13/28 G06F12/06

    摘要: 实施方式的存储系统包含:存储器控制器,具有第1~第n(n为2以上的自然数)的第1数据输入输出端子;第1半导体芯片,具有分别与所述第1数据输入输出端子连接的第1~第n的第2数据输入输出端子;及第2半导体芯片,具有与所述第2数据输入输出端子并联地分别与所述第1数据输入输出端子连接的第1~第n的第3数据输入输出端子;若从所述存储器控制器对所述第1半导体芯片及所述第2半导体芯片输出第1请求信号,便从所述第2数据输入输出端子的第w个端子(w为1~n的自然数)输出所述第1半导体芯片的状态信息,且从所述第3数据输入输出端子的第x个端子(x为与w不同的1~n的自然数)输出所述第2半导体芯片的状态信息。