公开(公告)号：CN109686393A

公开(公告)日：2019-04-26

申请号：CN201811156414.8

申请日：2018-09-30

申请人： 三星电子株式会社

发明人： 申晧荣 ,  吴明姬

IPC分类号： G11C16/10 ,  G11C16/08 ,  G11C16/24

CPC分类号： G11C16/10 ,  G11C7/04 ,  G11C11/4074 ,  G11C16/0425 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/24 ,  G11C16/30 ,  G11C16/3418 ,  G11C2216/04 ,  H01L29/42328 ,  H01L29/7884

摘要： 一种闪存设备包括第一存储器单元、第二存储器单元、行解码器和偏置发生器。第一存储器单元是所选存储器单元，第二存储器单元是与连接到第一存储器单元的位线连接的未选存储器单元。行解码器控制要施加到第一存储器单元的字线电压并控制要施加到第二存储器单元的未选源极线电压。偏置发生器基于随环境温度而改变的第一字线晶体管的阈值电压来生成字线电压，并基于所选位线的电压电平来生成未选源极线电压。

公开(公告)号：CN109584916A

公开(公告)日：2019-04-05

申请号：CN201811113450.6

申请日：2018-09-25

申请人： 三星电子株式会社

发明人： 朴旼相

IPC分类号： G11C7/04 ,  G11C11/406

CPC分类号： G11C11/40626 ,  G01R31/2874 ,  G11C7/04 ,  G11C11/40615 ,  G11C2211/4061 ,  G11C2211/4067

摘要： 一种控制包括温度传感器的存储设备的方法包括：感测存储设备的温度并且使用感测的温度来提取用于控制存储设备的提取的温度，将提取的温度存储在存储设备中，使用在存储设备中所存储的提取的温度和多个过去提取的温度来计算在当前时间点的估计的温度，以及使用估计的温度来控制存储设备。

公开(公告)号：CN108984336A

公开(公告)日：2018-12-11

申请号：CN201810224581.5

申请日：2018-03-19

申请人： 西部数据技术公司

发明人： N.N.杨 ,  V.卡米拉

IPC分类号： G06F11/14

CPC分类号： G06F3/0619 ,  G06F1/3206 ,  G06F3/0634 ,  G06F3/0647 ,  G06F3/0652 ,  G06F3/0653 ,  G06F3/0685 ,  G11C7/04 ,  G11C16/22

摘要： 本公开公开了一种存储设备，其包括用于处理所述存储设备的热关机的控制器。控制系统以第一频率从一个或多个温度检测器获取存储设备中的多个非易失性存储元件的温度。在确定所述多个非易失性存储元件中的一个的温度高于阈值时，所述控制器激活所述多个非易失性存储元件的热节流,并且将元数据从所述存储设备中的易失性存储元件清除到多个非易失性存储元件,以用于将来恢复存储设备。

公开(公告)号：CN108074610A

公开(公告)日：2018-05-25

申请号：CN201710555856.9

申请日：2017-07-10

申请人： 爱思开海力士有限公司

发明人： 郑想勋

IPC分类号： G11C13/00 ,  G11C11/56

CPC分类号： G11C13/004 ,  G11C7/04 ,  G11C7/16 ,  G11C7/20 ,  G11C13/0061 ,  G11C2013/0042 ,  G11C2013/0045 ,  G11C2013/0054 ,  G11C2213/72 ,  G11C2213/76

摘要： 根据实施例的阻变存储装置可以包括存储单元阵列和读取电路。存储单元阵列可以包括耦接在多个字线和多个位线之间的多个阻变存储单元。在检测流过选中的阻变存储单元的电流量之前，读取电路可以在预设的第一时间段内将与选中的阻变存储单元耦接的字线耦接到第一接地电压供应端子。在读取操作中，读取电路可以在预设的第二时间段内将与选中的阻变存储单元耦接的位线耦接到电源电压供应端子。

公开(公告)号：CN104332177B

公开(公告)日：2018-05-08

申请号：CN201410541227.7

申请日：2010-10-29

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： G11C14/00 ,  G11C7/04 ,  H01L27/105

CPC分类号： H03K3/356104 ,  G11C7/04 ,  G11C14/0063 ,  G11C16/045 ,  G11C2211/4016 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/28202 ,  H01L21/28211 ,  H01L27/105 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/6659 ,  H03K3/0375 ,  H03K3/286 ,  H03K3/356 ,  H03K3/356121 ,  H03K3/356173

摘要： 非易失性锁存电路和逻辑电路以及使用其的半导体器件。非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外，包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。

公开(公告)号：CN107818806A

公开(公告)日：2018-03-20

申请号：CN201710026275.6

申请日：2017-01-13

申请人： 东芝存储器株式会社

发明人： 稻叶恒夫

IPC分类号： G11C11/16 ,  G11C11/56

CPC分类号： G11C11/161 ,  G11C7/04 ,  G11C7/1096 ,  G11C11/1655 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/1697 ,  G11C11/1673 ,  G11C11/5607

摘要： 一实施方式的半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器。上述写入驱动器在使上述电阻性存储元件从第1电阻值成为比上述第1电阻值小的第2电阻值的第1写入工作中，向上述存储单元供给第1电压。上述写入驱动器在使上述电阻性存储元件从上述第2电阻值成为上述第1电阻值的第2写入工作中，向上述存储单元供给与上述第1电压不同的第2电压。

公开(公告)号：CN107564562A

公开(公告)日：2018-01-09

申请号：CN201710521176.5

申请日：2017-06-30

申请人： 三星电子株式会社

发明人： 李熙元 ,  高莎丽 ,  卢承京 ,  权成南

IPC分类号： G11C8/14 ,  G11C8/08

CPC分类号： G11C16/3418 ,  G06F3/0679 ,  G11C7/04 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/3422 ,  G11C16/3427 ,  G11C16/3431 ,  G11C16/349 ,  G11C16/3495

摘要： 存储设备包括非易失性存储器设备和控制器。非易失性存储器设备包括多个存储块，多个存储块中的每个包括存储单元。控制器在读取操作期间从自存储块中所选择的存储块的选择的存储单元读取数据。该选择的存储单元对应于被选择作为读取目标的字线和串选择线两者。控制器将读取计数增加对应于选择的存储块的选择的字线和串选择线的读取权重，并且如果读取计数达到阈值，则对选择的存储单元执行刷新操作。在选择的存储块中，根据串选择线和字线的位置分配两个或更多个读取权重。

公开(公告)号：CN105786072B

公开(公告)日：2018-01-02

申请号：CN201510389120.X

申请日：2015-07-06

申请人： 旺宏电子股份有限公司

发明人： 杨尚辑 ,  刘议煌

IPC分类号： G05F1/56

CPC分类号： G05F1/463 ,  G05F1/56 ,  G11C5/147 ,  G11C7/04

摘要： 一种低压差稳压器，包括预稳压电路、耦接预稳压电路的保持电路以及耦接保持电路的导通元件。预稳压电路用以产生偏压电压。保持电路用以接收偏压电压以及致能信号，并产生控制信号。保持电路系被致能信号开启或关闭。导通元件用以接收控制信号。当致能信号开启保持电路，保持电路依据偏压电压产生控制信号，使控制信号的电压值高于导通元件的电压阈值。当致能信号关闭保持电路，保持电路维持控制信号的电压值高于导通元件的电压阈值。

公开(公告)号：CN104115229B

公开(公告)日：2017-03-08

申请号：CN201180076444.8

申请日：2011-12-23

申请人： 英特尔公司

发明人： B.多伦伊 ,  K.舍马克

IPC分类号： G11C11/4063 ,  G11C11/406 ,  G11C11/402 ,  G11C5/02

CPC分类号： G06F12/00 ,  G06F13/1668 ,  G11C5/025 ,  G11C7/04 ,  G11C7/10 ,  G11C11/402 ,  G11C11/406 ,  G11C11/4063 ,  G11C11/4076 ,  G11C11/4096 ,  G11C2207/2254

摘要： 动态存储器性能调节。存储器设备的实施例包括存储器栈，其包括耦合的存储器元件，这些存储器元件包括多个列，该多个列包括第一列和第二列；和逻辑设备，其包括存储器控制器。该存储器控制器确定与对第一列的读请求和对第二列的读请求有关的数据信号之间的失准量，并且在确定第一列与第二列之间的失准大于阈值时，存储器控制器在对于第一列的数据信号与对于第二列的数据信号之间插入时移。

公开(公告)号：CN106463174A

公开(公告)日：2017-02-22

申请号：CN201580027694.0

申请日：2015-05-15

申请人： 英特尔公司

发明人： G.劳萨布 ,  K.潘加尔 ,  N.弗兰克林

IPC分类号： G11C13/00

CPC分类号： G11C29/52 ,  G06F11/1048 ,  G06F11/1068 ,  G11C7/04 ,  G11C13/0004 ,  G11C13/0033 ,  G11C2013/008 ,  G11C2213/76

摘要： 本公开涉及在交叉点存储器中作为加热器的热干扰。一种设备包含存储器控制器。存储器控制器配置成响应于与目标存储器单元关联的选择故障和设置故障存储器读错误中的至少一项而标识目标存储器单元。存储器控制器进一步配置成将第一序列恢复脉冲施加到邻近于目标存储器单元的第一数量的选择的邻近存储器单元，第一序列恢复脉冲配置成在目标存储器单元中引起加热。