-
公开(公告)号：CN111710351B
公开(公告)日：2022-05-10
申请号：CN202010417531.6
申请日：2020-05-18
申请人： 中国人民武装警察部队海警学院
摘要： 本发明公开了一种支持差分放大和单端放大两种功能的灵敏放大电路,包括预充电路、电压型灵敏放大器、基准电压电路、差分结构下拉网络对和单端下拉网络，当执行差分放大时，预充电路、基准电压电路和单端下拉网络闭关，第一个差分下拉网络和第二个差分下拉网络打开，两个差分输入信号的电压差被电压型灵敏放大器放大输出，当执行单端放大模式时，预充电路、第一个差分下拉网络和第二个差分下拉网络关闭，基准电压电路和单端下拉网络打开，单端输入信号与基准电压的电压差被电压型灵敏放大器放大后输出；优点是可以在差分放大功能和单端放大功能之间进行切换，使多端口存储器通过一个灵敏放大电路交叉实现差分放大和单端放大，成本低，电路面积小。
-
公开(公告)号：CN111181545B
公开(公告)日：2023-11-24
申请号：CN202010016896.8
申请日：2020-01-08
申请人： 中国人民武装警察部队海警学院
IPC分类号： H03K19/003
摘要： 本发明公开了一种流水结构的软错误自检电路，包括两个延时链、两个双输入延时电路、两个反相器、锁存器和二输入异或门，每个延时链分别包括2k+1个反相器，k为大于等于0的整数，当k＝0时，第1个反相器的输入端为延时链的输入端，第1个反相器的输出端为延时链的输出端，当k＞0时，第1个反相器的输入端为延时链的输入端，第j个反相器的输出端和第j+1个反相器的输入端连接，j＝1,2，…，2k，第2k+1个反相器的输出端为延时链的输出端，每个双输入延时电路分别包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；优点是结构简单，面积开销小，可以减少芯片面积和延时开销，降低芯片功耗。
-
公开(公告)号：CN109920459A
公开(公告)日：2019-06-21
申请号：CN201910024883.2
申请日：2019-01-10
申请人： 中国人民武装警察部队海警学院
IPC分类号： G11C11/412 , G11C11/413
摘要： 本发明公开了一种完全非对称的亚阈值单端9管存储单元，包括位线、反相位线、读字线、写字线、P-N-N型反相器、P-P-N型反相器和读写选择电路，P-N-N型反相器包括第一MOS管、第二MOS管和第三MOS管，第一MOS管为P型MOS管，第二MOS管和第三MOS管均为N型MOS管，P-P-N型反相器包括第四MOS管、第五MOS管和第六NMOS管，第四MOS管和第五MOS管均为P型MOS管，第六MOS管为N型MOS管，读写选择电路包括第七NMOS管、第八MOS管和第九MOS管，第七MOS管、第八MOS管和第九MOS管均为N型MOS管；优点是具有较高的读写噪声容限，不容易受到噪声干扰，稳定性较高。
-
公开(公告)号：CN109920459B
公开(公告)日：2021-01-15
申请号：CN201910024883.2
申请日：2019-01-10
申请人： 中国人民武装警察部队海警学院
IPC分类号： G11C11/412 , G11C11/413
摘要： 本发明公开了一种完全非对称的亚阈值单端9管存储单元，包括位线、反相位线、读字线、写字线、P‑N‑N型反相器、P‑P‑N型反相器和读写选择电路，P‑N‑N型反相器包括第一MOS管、第二MOS管和第三MOS管，第一MOS管为P型MOS管，第二MOS管和第三MOS管均为N型MOS管，P‑P‑N型反相器包括第四MOS管、第五MOS管和第六NMOS管，第四MOS管和第五MOS管均为P型MOS管，第六MOS管为N型MOS管，读写选择电路包括第七NMOS管、第八MOS管和第九MOS管，第七MOS管、第八MOS管和第九MOS管均为N型MOS管；优点是具有较高的读写噪声容限，不容易受到噪声干扰，稳定性较高。
-
公开(公告)号：CN111710351A
公开(公告)日：2020-09-25
申请号：CN202010417531.6
申请日：2020-05-18
申请人： 中国人民武装警察部队海警学院
摘要： 本发明公开了一种支持差分放大和单端放大两种功能的灵敏放大电路,包括预充电路、电压型灵敏放大器、基准电压电路、差分结构下拉网络对和单端下拉网络，当执行差分放大时，预充电路、基准电压电路和单端下拉网络闭关，第一个差分下拉网络和第二个差分下拉网络打开，两个差分输入信号的电压差被电压型灵敏放大器放大输出，当执行单端放大模式时，预充电路、第一个差分下拉网络和第二个差分下拉网络关闭，基准电压电路和单端下拉网络打开，单端输入信号与基准电压的电压差被电压型灵敏放大器放大后输出；优点是可以在差分放大功能和单端放大功能之间进行切换，使多端口存储器通过一个灵敏放大电路交叉实现差分放大和单端放大，成本低，电路面积小。
-
公开(公告)号：CN111181545A
公开(公告)日：2020-05-19
申请号：CN202010016896.8
申请日：2020-01-08
申请人： 中国人民武装警察部队海警学院
IPC分类号： H03K19/003
摘要： 本发明公开了一种流水结构的软错误自检电路，包括两个延时链、两个双输入延时电路、两个反相器、锁存器和二输入异或门，每个延时链分别包括2k+1个反相器，k为大于等于0的整数，当k＝0时，第1个反相器的输入端为延时链的输入端，第1个反相器的输出端为延时链的输出端，当k＞0时，第1个反相器的输入端为延时链的输入端，第j个反相器的输出端和第j+1个反相器的输入端连接，j＝1,2，…，2k，第2k+1个反相器的输出端为延时链的输出端，每个双输入延时电路分别包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；优点是结构简单，面积开销小，可以减少芯片面积和延时开销，降低芯片功耗。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.032 秒)
