基于量子门线路模型的超导量子芯片EDA设计方法

    公开(公告)号:CN115034169B

    公开(公告)日:2023-06-16

    申请号:CN202210703919.1

    申请日:2022-06-21

    Abstract: 本发明涉及基于量子门线路模型的超导量子芯片EDA设计方法,方法包括将算法门线路模型转化为实现预设算法的量子芯片物理拓扑结构;使用所述量子芯片物理拓扑结构映射出量子比特的等效电路;对所述等效电路进行优化,添加量子参数,生成具有量子参数的等效电路,所述量子参数包括量子比特的工作频率,非谐性、约瑟夫森结常温电阻值;通过量子芯片物理拓扑结构以及具有量子参数的等效电路,生成GDS版图。本发明实现了针对运行某个特定算法,设计硬件载体量子芯片的目的,从算法门线路模型到实际物理版图,完成自动化生成,解决了设计时电路复杂的问题。

    基于金属掩膜刻蚀的ALD约瑟夫森结制备方法

    公开(公告)号:CN115802873A

    公开(公告)日:2023-03-14

    申请号:CN202211302053.X

    申请日:2022-10-24

    Abstract: 本发明涉及基于金属掩膜刻蚀的ALD约瑟夫森结制备方法。包括:在衬底上定义下层金属掩膜图形,沉积金属薄膜,得到下层金属层;将底层金属掩膜图形转移到下层金属层,形成下层金属掩膜;去除下层金属掩膜表面的自然氧化层;在真空中器件原位传输到薄膜生长腔室一次性生长底层Al电极、ALD Al2O3势垒层、顶层Al电极,形成Al/Al2O3/Al约瑟夫森结;定义上层金属掩膜图形,沉积金属薄膜,得到上层金属层;将上层金属掩膜图形转移到上层金属层,形成上层金属掩膜,选择性刻蚀,形成下层金属掩膜/约瑟夫森结(Al/Al2O3/Al)/上层金属掩膜。本发明方法制备的约瑟夫森结电阻均匀性更好。

    硬件监测方法、装置及量子计算机和存储介质

    公开(公告)号:CN113961411A

    公开(公告)日:2022-01-21

    申请号:CN202111403968.5

    申请日:2021-11-24

    Abstract: 本申请实施例公开了一种硬件监测方法、装置及量子计算机和存储介质,对于多种目标硬件设备中的每一种目标硬件设备,获得该种目标硬件设备的测量值作为该种目标硬件设备的抽象表示;利用各个目标硬件设备的抽象表示确定量子芯片的抽象表示;根据量子芯片的抽象表示确定量子计算机的状态是否正常。基于本申请,对各种类型的目标硬件设备分别利用各自的测量值进行抽象表示,利用各种类型的目标硬件的抽象表示得到量子芯片的抽象表示,进而根据量子芯片的抽象表示确定量子计算机的状态是否正常,实现了基于硬件抽象的量子计算机的硬件监测,从而屏蔽掉底层的硬件差异,降低了硬件管理难度。

    一种量子程序编译方法、装置及电子设备

    公开(公告)号:CN113934431A

    公开(公告)日:2022-01-14

    申请号:CN202111258004.6

    申请日:2021-10-27

    Abstract: 本发明实施例公开了一种量子程序编译方法、装置及电子设备,该方法包括:将待优化的量子程序中的多控制位量子逻辑门转换为第一目标逻辑门,得到第一量子程序;所述第一目标逻辑门为与目标量子平台匹配的逻辑门,所述目标量子平台包括多个量子平台;对所述第一量子程序中的量子线路进行优化,得到第二量子程序;将所述第二量子程序中不符合预设的噪声要求的第一逻辑门替换为第二目标逻辑门,得到第三量子程序;从预设的多种编译方法中确定与所述目标量子平台匹配的目标编译方法,并通过所述目标编译方法对所述第三量子程序进行编译。由此,实现了面向多量子平台的目的,并且对量子程序进行了优化,降低了量子程序的深度和噪声。

    基于马尔科夫模型的内存中软件基因动态提取方法

    公开(公告)号:CN110414231B

    公开(公告)日:2020-09-29

    申请号:CN201910557072.9

    申请日:2019-06-25

    Abstract: 本发明属于恶意代码检测技术领域,公开一种基于马尔科夫模型的内存中软件基因动态提取方法,包括:步骤1:建立基于QEMU虚拟机平台的内存捕获系统;步骤2:基于所述内存捕获系统在加壳恶意代码执行时进行虚拟机相关内存转储;步骤3:基于未加壳恶意代码中提取的恶意代码软件基因构建马尔科夫模型;步骤4:基于非恶意代码中提取的代码片段构建第一状态转换矩阵;步骤5:利用所述第一状态转换矩阵对所述马尔科夫模型进行优化,得到加壳软件基因检测模型;步骤6:通过所述加壳软件基因检测模型对加壳恶意代码进行恶意代码软件基因提取。本发明具有较高的恶意代码软件基因检测率及较低的误报率。

    基于金属掩膜刻蚀的ALD约瑟夫森结制备方法

    公开(公告)号:CN115802873B

    公开(公告)日:2024-06-21

    申请号:CN202211302053.X

    申请日:2022-10-24

    Abstract: 本发明涉及基于金属掩膜刻蚀的ALD约瑟夫森结制备方法。包括:在衬底上定义下层金属掩膜图形,沉积金属薄膜,得到下层金属层;将底层金属掩膜图形转移到下层金属层,形成下层金属掩膜;去除下层金属掩膜表面的自然氧化层;在真空中器件原位传输到薄膜生长腔室一次性生长底层Al电极、ALD Al2O3势垒层、顶层Al电极,形成Al/Al2O3/Al约瑟夫森结;定义上层金属掩膜图形,沉积金属薄膜,得到上层金属层;将上层金属掩膜图形转移到上层金属层,形成上层金属掩膜,选择性刻蚀,形成下层金属掩膜/约瑟夫森结(Al/Al2O3/Al)/上层金属掩膜。本发明方法制备的约瑟夫森结电阻均匀性更好。

    超导量子比特电容、超导量子比特及超导量子电路

    公开(公告)号:CN118042919A

    公开(公告)日:2024-05-14

    申请号:CN202410059280.7

    申请日:2024-01-16

    Abstract: 本发明涉及超导量子计算技术领域,特别涉及一种具有长退相干时间的新型的超导量子比特电容及含该电容的超导量子比特和超导量子电路,其中,超导量子比特电容设计为包含:相对设置的第一电极板和第二电极板,及位于第一电极板和第二电极板之间的电介质,第一电极板的内侧面上形成有第一波浪面,第二电极板的内侧面上形成有与第一波浪面结构匹配的第二波浪面,第一波浪面和第二波浪面两者的波峰和波谷相互交替配合,且第一波浪面和第二波浪面之间设置有间隙。本发明可提高超导量子比特性能表现,延长其退相干时间,能够适用于当前超导量子计算机芯片设计中超导量子比特的平行替换,尤其是在核心微结构方面,具有易替换性和高性能的特性。

    利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法

    公开(公告)号:CN116193974A

    公开(公告)日:2023-05-30

    申请号:CN202211619376.1

    申请日:2022-12-14

    Abstract: 本发明属于电子核心产业超导集成电路技术领域,特别涉及一种利用N空位缺陷调控NbN/AlN/NbN约瑟夫森结电输运性质的方法,分别选取多种无缺陷模型;从多种无缺陷模型中选取晶格失配率最低且结合能最高的模型作为参考模型,在参考模型中增加势垒层AlN中的N空位缺陷,控制N空位的总数相同,在界面层设置N空位和在AlN的每个原子层中设置不同N空位数量,构建缺陷模型,在保证AlN的每个原子层N空位数量一致的情况下,调整N空位在原子层中的位置,构建缺陷模型;将上述模型转换为NbN/AlN/NbN约瑟夫森结器件模型;采用Nanodcal软件计算模型的电输运性质;对电输运性质结果进行分析。本发明探究了势垒层AlN中N空位分布的不同及位置的不同对NbN/AlN/NbN约瑟夫森结电输运性质的影响。

Patent Agency Ranking