-
公开(公告)号：CN116193973A
公开(公告)日：2023-05-30
申请号：CN202211557682.7
申请日：2022-12-06
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于半导体生产工艺技术领域，特别涉及一种底电极内嵌式约瑟夫森结的制备方法，该方法包括：选取半导体衬底；通过光刻技术在半导体衬底的上表面形成底电极图形；使用刻蚀工艺在半导体衬底上形成底电极图形凹槽，刻蚀后的衬底进行光刻胶去除和清洗处理；在半导体衬底表面进行金属淀积；通过化学机械抛光的方式将半导体衬底表面金属层去除，只留下凹槽中的底电极导线条；对底电极导线条的表面进行氧化处理；在氧化处理之后，利用光刻和刻蚀工艺形成顶电极，顶电极的导线条与底电极的导线条形成交叉导线结构。本发明将底电极嵌入衬底凹槽中，避免了底电极突起导致的顶电极导线条厚度不均匀的情况出现，大大降低了顶电极电阻。
-
公开(公告)号：CN115188878A
公开(公告)日：2022-10-14
申请号：CN202210821961.3
申请日：2022-07-13
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H01L39/24
Abstract: 本发明公开了一种约瑟夫森结的制备方法。首先提供一半导体衬底，在半导体衬底表面形成第一导电图形层；对第一导电图形层进行部分刻蚀去除，得到第一方向导线条；将所得第一方向导线条进行表面预处理以及氧化；经表面预处理以及氧化后的第一方向导线条上，形成第二导电图形层，所述第二导电图形层覆盖半导体衬底和第一方向导线条的表面；然后对所得第二导电图形层进行部分刻蚀去除，得到第二方向导线条；所述第二方向导线条与第一方向导线条交叉，制备得到约瑟夫森结。通过本发明制备约瑟夫森结，能够避免转角度溅射，从而便于进行大规模量产；另外，均匀性相比现有工艺有了较大提升。
-
公开(公告)号：CN115965087A
公开(公告)日：2023-04-14
申请号：CN202211292835.X
申请日：2022-10-21
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于超导量子计算技术领域，特别涉及一种超导量子比特自电容小型化设计方法及超导量子比特自电容，将电容宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容形状为调整优化参数；借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。本发明在保持超导量子比特相干时间的同时，能够实现对自电容的小型化设计，以满足当前超导量子比特芯片集成中的应用。
-
公开(公告)号：CN115965087B
公开(公告)日：2024-05-28
申请号：CN202211292835.X
申请日：2022-10-21
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于超导量子计算技术领域，特别涉及一种超导量子比特自电容小型化设计方法及超导量子比特自电容，将电容宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容形状为调整优化参数；借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。本发明在保持超导量子比特相干时间的同时，能够实现对自电容的小型化设计，以满足当前超导量子比特芯片集成中的应用。
-
-
-
Search Results
4
records
(took 0.04 seconds)
