一种用于DCS控制器的FPGA编程文件可信更新加载系统及方法

    公开(公告)号:CN117289974A

    公开(公告)日:2023-12-26

    申请号:CN202311231086.4

    申请日:2023-09-21

    IPC分类号: G06F8/654 G06F9/445

    摘要: 本发明公开了一种用于DCS控制器的FPGA编程文件可信更新加载系统及方法,将加载后的编程文件存放至内存,通过主机接口与FPGA通信;从内存中获取编程文件并进行可信计算,然后将计算得到的可信结果送入可信芯片进行可信再计算,并将可信再计算的结果进行存储;FPGA将从内存中获取的编程文件送入FLASH,将送入FLASH中的编程文件读入内存中进行哈希运算,然后将哈希运算结果送入可信芯片进行再计算,将再计算结果与可信芯片存储的再计算结果进行对比,若两者相等则通过可信验证,本发明在更新、加载过程中均进行数据的可信校验、确保数据的正确可靠性、进而保证系统的正确运行;若FLASH中文件遇到外界因素的影响发生变化、本发明提到的机制可以有效的检测到此问题。

    一种基于FPGA的可信芯片冗余控制方法及系统

    公开(公告)号:CN117289591A

    公开(公告)日:2023-12-26

    申请号:CN202311227625.7

    申请日:2023-09-21

    IPC分类号: G05B9/03

    摘要: 本发明公开了一种基于FPGA的可信芯片冗余控制方法及系统,包括主机接口单元、配置寄存器组、数据缓存单元、自检单元、计算单元、仲裁单元和两个可信芯片接口单元,利用自检单元比较可信芯片的计算结果与配置寄存器组内存储的期望的自检计算结果是否相等,以检测可信芯片是否工作正常;对主机写入的数据进行运算,并将计算结果送入可信芯片进行计算并判断计算结果;利用仲裁单元对自检单元和计算单元发起的可信芯片接口使用请求进行仲裁,本发明通过采用FPGA自检单元来确保可信芯片正常工作,相同的数据用两个可信芯片进行运算,两个结果相同则认为正确,提高了计算的可靠性,本发明能够及时检测到配置错误,能够有效提高产品的故障应对能力。

    面向多任务周期的数据交互方法和系统、设备及存储介质

    公开(公告)号:CN113721577B

    公开(公告)日:2022-02-11

    申请号:CN202111288800.4

    申请日:2021-11-02

    IPC分类号: G05B19/418

    摘要: 本发明提供一种面向多任务周期的数据交互方法、系统、设备及存储介质,包括取本地控制器中存储的源端控制器的基本信息;向源端控制器请求本地控制器中注册配置的属于源端控制器的引用点数据并解析源端控制器返回的数据应答报文;解析完成后将引用点的数据信息和解析的结果存储至该引用点对应的控制器间数据交互队列中并更新该引用点的相应标记位;处理完成后遍历下一个源端控制器;将对应的控制器间数据交互队列中的引用点加载至算法页中的相应位置参与运算,运算完成后清除该引用点更新的标记位。该方法能够实现本地控制器以算法任务周期为依据高效地向其他源端控制器周期性的请求引用点数据,使得本地控制器显示的数据更加的可靠。