Ga2O3基异质集成pn结的制备方法

    公开(公告)号:CN115295404A

    公开(公告)日:2022-11-04

    申请号:CN202210943233.X

    申请日:2022-08-08

    Abstract: 本发明提供一种Ga2O3基异质集成pn结的制备方法,其包括将n型Ga2O3晶片和p型半导体晶片的至少一种作为待剥离材料,自待剥离材料的抛光面进行离子注入,形成缺陷层;将n型Ga2O3晶片与p型半导体晶片的抛光面键合;退火处理并沿缺陷层剥离,去除表面损伤层,进行同质外延,进行金属沉积并进行退火。本发明的制备方法通过离子束剥离与转移以及外延工艺,将n型Ga2O3转移到p型半导体晶片上,解决现有技术中Ga2O3材料p型掺杂困难,将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题,对Ga2O3材料在双极型器件领域的应用意义重大,大大拓展Ga2O3材料的应用范围。

    异质键合结构及制备方法

    公开(公告)号:CN115206811A

    公开(公告)日:2022-10-18

    申请号:CN202110379342.9

    申请日:2021-04-08

    Abstract: 本发明提供一种异质键合结构及制备方法,通过对异质衬底进行离子注入与退火,在异质衬底中形成结构松散层,以容纳亲水性键合过程中界面处产生的水汽,以及离子束剥离与转移工艺中键合界面处的离子和气体分子,解决了亲水性键合过程中键合界面处水汽聚集引起的起泡问题和利用离子束剥离与转移技术进行半导体材料异质集成时注入离子聚集在键合界面处引起的电场拥簇和起泡的问题,优化了异质键合工艺,提高了异质衬底与键合材料的界面质量,以及利用该异质键合结构制成的器件的可靠性,对由异质键合结构制成的器件的发展意义重大。

    GaN基HEMT器件的制备方法
    5.
    发明公开

    公开(公告)号:CN112530803A

    公开(公告)日:2021-03-19

    申请号:CN202011410376.1

    申请日:2020-12-04

    Abstract: 本发明提供一种GaN基HEMT器件的制备方法,可以将自支撑GaN单晶衬底上同质外延的高质量AlGaN/GaN结构转移至支撑衬底,在简单处理去除表面的残留层后,生长源、漏、栅电极即可获得高性能的GaN基HEMT器件;自支撑GaN单晶衬底没有损耗,可以回收循环利用,从而大大降低成本;根据不同支撑衬底的材料特点,可实现GaN基HEMT器件与支撑衬底的异质集成,发挥GaN基HEMT器件的不同优势,以提升GaN基HEMT器件的性能,使得GaN基HEMT器件在高频率、高功率状态下可长时间稳定工作;可应用于制备N极性面GaN基HEMT器件以及Ga极性面GaN基HEMT器件,扩大应用范围。

    氧化镓半导体结构、MOSFET器件及制备方法

    公开(公告)号:CN110854062B

    公开(公告)日:2020-08-11

    申请号:CN201911175985.0

    申请日:2019-11-26

    Abstract: 本发明提供一种氧化镓半导体结构、MOSFET器件及制备方法,其中,氧化镓半导体结构包括硅衬底、介电层及氧化镓薄膜,通过具有高介电常数的介电层,将氧化镓单晶晶片与具有高热导率的硅衬底键合,采用该方法键合技术成熟,且介电层可阻挡电子向衬底迁移,能够有效解决高温环境下器件性能下降的问题,从而可制备具有高导热性、耐击穿电压高及高温下性能稳定的氧化镓半导体结构。本发明解决了氧化镓同质衬底导热性差、氧化镓与硅衬底耐击穿电压低及氧化镓与氧化硅衬底键合技术不成熟等问题,极大的提高了氧化镓器件的性能和设计灵活性,且采用业界最重要的硅衬底,对氧化镓器件的快速发展意义重大。

    一种异质结构的制备方法及异质结构

    公开(公告)号:CN119943654A

    公开(公告)日:2025-05-06

    申请号:CN202411952083.4

    申请日:2024-12-27

    Abstract: 本发明涉及半导体技术领域,特别涉及一种异质结构的制备方法及异质结构。通过将具有缺陷层的第一目标衬底与过渡衬底进行键合、退火剥离处理,得到中间异质结构,该中间异质结构包括层叠的过渡衬底和目标薄膜,后续,对中间异质衬底进行离子注入,并将中间异质衬底与第二目标衬底进行键合、退火剥离处理,并去除剥离处理后的所属过渡衬底的薄膜层,得到包括层叠的第二目标衬底和目标薄膜的目标异质结构。从而可以有效降低第一目标衬底的薄膜与第二目标衬底之间的异质界面应力,进而实现第一目标衬底的薄膜与第二目标衬底直接的异质集成。

    Ga2O3基异质集成pn结的制备方法

    公开(公告)号:CN115295404B

    公开(公告)日:2024-10-18

    申请号:CN202210943233.X

    申请日:2022-08-08

    Abstract: 本发明提供一种Ga2O3基异质集成pn结的制备方法,其包括将n型Ga2O3晶片和p型半导体晶片的至少一种作为待剥离材料,自待剥离材料的抛光面进行离子注入,形成缺陷层;将n型Ga2O3晶片与p型半导体晶片的抛光面键合;退火处理并沿缺陷层剥离,去除表面损伤层,进行同质外延,进行金属沉积并进行退火。本发明的制备方法通过离子束剥离与转移以及外延工艺,将n型Ga2O3转移到p型半导体晶片上,解决现有技术中Ga2O3材料p型掺杂困难,将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题,对Ga2O3材料在双极型器件领域的应用意义重大,大大拓展Ga2O3材料的应用范围。

Patent Agency Ranking