一种倒装焊凸点限位结构及其制备方法

    公开(公告)号:CN116314095A

    公开(公告)日:2023-06-23

    申请号:CN202211617989.1

    申请日:2022-12-15

    Inventor: 徐高卫 李坤

    Abstract: 本发明涉及一种倒装焊凸点限位结构及其制备方法,所述倒装焊凸点限位结构提供一基板,在所述基板表面形成凸点限位结构;在所述基板表面及所述凸点限位结构表面形成绝缘层,所述绝缘层完整包覆所述基板表面及所述凸点限位结构表面;在所述绝缘层上方形成金属层,所述金属层包括金属布线和限位结构金属化层;所述金属布线位于基板正上方的绝缘层上,与所述限位结构金属化层连接。本发明的凸点限位结构使得其高度的一致性可控,基板的平整度可控,保证倒装焊质量具有较高的良品率。

    一种倒装芯片的凸点结构及其制备方法

    公开(公告)号:CN111933609A

    公开(公告)日:2020-11-13

    申请号:CN202010636480.6

    申请日:2020-07-03

    Inventor: 徐高卫 李坤 杨帆

    Abstract: 本发明涉及一种倒装芯片的凸点结构及其制备方法,其中,凸点结构包括基板,所述基板上形成有与所述基板相同材质的凸点;所述基板表面和凸点表面覆盖有绝缘层;所述绝缘层上形成有金属化层;所述金属化层包括金属布线层和凸点金属化,所述凸点金属化自所述的凸点上部的绝缘层经由所述绝缘层包覆的凸点侧壁延伸至所述基板正上方的绝缘层上;所述金属布线层位于所述基板正上方的绝缘层上,并与所述凸点金属化连接。制备方法通过刻蚀方法实现,其可制备极薄凸点,有利于高带宽信号的低损耗和低延迟传输,因此可用于高频电路的倒装焊互连。本发明具有刚度高,保型性好,一致性好的优点,降低了凸点短路的风险,保证倒装焊接质量和封装可靠性。

    滤波器封装结构及其封装方法

    公开(公告)号:CN109461661A

    公开(公告)日:2019-03-12

    申请号:CN201811110350.8

    申请日:2018-09-21

    Abstract: 本发明提供一种滤波器封装结构及其封装方法,包括如下步骤:1)提供一高阻硅基板;2)于高阻硅基板的第一表面形成具有预设深度的凹槽,并于高阻硅基板内形成穿硅通孔;3)于穿硅通孔的内壁形成绝缘层;4)形成导电穿硅通孔结构;5)形成第一地线及第二地线,并形成第一介质层;6)形成第二介质层;并形成第三介质层;7)形成第一传输线;并形成第二传输线;8)形成第四介质层,并形成第三传输线。本发明采用高阻硅基板作为滤波器的芯片衬底,利用微带线传输结构将滤波器与衬底相连接,高阻硅基板上的导电穿硅通孔结构将引线引至高阻硅基板的背面,从而可以从垂直方向直接与封装基底相连接,与封装体内其他器件实现互联。

    可拆卸封装结构及其制备方法

    公开(公告)号:CN109292728A

    公开(公告)日:2019-02-01

    申请号:CN201811497519.X

    申请日:2018-12-07

    Abstract: 本发明提供一种可拆卸封装结构及其制备方法,可拆卸封装结构包括:基板,所述基板的上表面形成有凹槽;可拆卸盖板,所述可拆卸盖板卡置于所述凹槽的内部,以在所述可拆卸盖板与所述凹槽底部之间形成密封空腔;MEMS器件结构,密封于所述密封空腔内。本发明提供的可拆卸封装结构在对MEMS器件结构提供足够的保护的前提下,结构紧凑,大大减小整体封装结构的尺寸,整个封装结构灵活多变,其可拆卸功能大大增加其封装保护范围;可拆卸封盖结构的制备方法中利用湿法腐蚀形成,且其加工尺寸具有很高的鲁棒性,工艺简单,易于实现,可以实现与IC芯片的系统级封装,可通过倒装工艺减少系统级封装的整体尺寸。

    圆片级封装结构及其制备方法

    公开(公告)号:CN107452638A

    公开(公告)日:2017-12-08

    申请号:CN201710686454.2

    申请日:2017-08-11

    Inventor: 程功 罗乐 徐高卫

    Abstract: 本发明提供一种圆片级封装结构及其制备方法,所述圆片级封装结构的制备方法包括如下步骤:1)提供一晶圆,晶圆内形成有半导体结构;2)于晶圆的上表面形成重新布线层,并在形成重新布线层的过程中或形成重新布线层后将得到的结构进行低温处理预设时间后恢复至室温;3)于重新布线层的上表面形成凸点下金属层及焊球。本发明的晶圆级封装结构的制备方法通过形成重新布线层的过程中或形成重新布线层后将得到的结构进行低温处理,可以释放封装过程中产生的应力,有效降低晶圆由高温固化等带来的翘曲,在仅以提高极小的成本为代价的前提下,提高了制备过程中的精度和可操作性,进而提高了元器件的可靠性;同时,允许在封装结构中内嵌其他无源器件。

    一种铜‑铜金属热压键合的方法

    公开(公告)号:CN104465428B

    公开(公告)日:2017-10-13

    申请号:CN201310423177.8

    申请日:2013-09-16

    Abstract: 本发明提供一种铜‑铜金属热压键合的方法,所述方法至少包括步骤:先提供待键合的第一圆片和第二圆片,所述第一圆片包括第一衬底、第一钝化层及第一Ti‑Cu合金薄膜,所述第二圆片包括第二衬底、第二钝化层及第二Ti‑Cu合金薄膜;再将所述第一圆片的第一Ti‑Cu合金薄膜表面和第二圆片的第二Ti‑Cu合金薄膜表面进行热压键合;最后在保护性气体中进行退火处理,使第一Ti‑Cu合金薄膜中的Ti原子向第一钝化层表面扩散,第二Ti‑Cu合金薄膜中的Ti原子向第二钝化层表面扩散,并最终在第一、第二钝化层表面形成Ti粘附/阻挡层,而Cu原子向键合面扩散,实现键合。本发明的方法在键合前仅需要对两个衬底分别进行一次共溅射,溅射次数减少了一半,工艺相对简单,可靠性好,且工艺成本较低,最后经过退火处理扩散形成Ti粘附/阻挡层,并使铜的键合效果更佳。

    一种高密度电感的制造方法

    公开(公告)号:CN105185907A

    公开(公告)日:2015-12-23

    申请号:CN201510552093.3

    申请日:2015-09-01

    Abstract: 本发明提供一种高密度电感的制造方法,包括以下步骤:在硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;沿所述腐蚀窗口形成位于该硅基板内的深坑结构;在所述硅基板正面的掩膜层上形成第一层金属图形;在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。本发明采用干湿混合法腐蚀工艺掏空平面线圈电感以下的硅衬底,然后通过丝网印刷工艺在电感背面的深坑中填充复合磁性材料,提高电感值。

    一种高密度电感的制造方法

    公开(公告)号:CN105185906A

    公开(公告)日:2015-12-23

    申请号:CN201510551282.9

    申请日:2015-09-01

    Abstract: 本发明涉及一种高密度电感的制造方法,包括以下步骤:在硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;沿所述腐蚀窗口形成位于该硅基板内的深坑结构;在所述硅基板正面的掩膜层上形成第一层金属图形;在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。本发明采用干湿混合法腐蚀工艺掏空平面线圈电感以下的硅衬底,然后通过丝网印刷工艺在电感背面的深坑中及电感正上方填充复合磁性材料,形成三明治结构(磁性材料-电感-磁性材料)提高电感值。

    一种高品质因数电感制造方法

    公开(公告)号:CN105140218A

    公开(公告)日:2015-12-09

    申请号:CN201510552084.4

    申请日:2015-09-01

    Abstract: 本发明提供一种高品质因数电感制造方法,包括以下步骤:提供一硅基板,在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口;沿所述腐蚀窗口形成位于该硅基板内的深坑结构;在所述硅基板正面的掩膜层上形成第一层金属图形;在步骤C之后获得的结构上旋涂介质层并图形化,形成暴露部分第一金属图层的通孔;在步骤D之后获得的结构上形成第二层金属图形;使得部分第二层金属图形通过所述通孔与第一金属图层接触;接着旋涂有机保护层并固化;随后采用湿法腐蚀工艺去除电感底部剩余的硅;采用深反应离子刻蚀去掉所述有机保护层,本发明采用两步湿法腐蚀工艺掏空平面线圈电感以下的硅衬底,从而抑制硅基板损耗,成倍提高电感Q值。

    高Q电感及制备方法
    10.
    发明公开

    公开(公告)号:CN103824755A

    公开(公告)日:2014-05-28

    申请号:CN201210465578.5

    申请日:2012-11-16

    Inventor: 韩梅 罗乐 徐高卫

    CPC classification number: H01L28/10

    Abstract: 本发明提供一种高Q电感及制备方法。首先,将半导体基底的一表面腐蚀成深坑状;接着,在所述半导体基底的另一表面形成支撑层;随后再在所述支撑层的表面相对于深坑的位置形成包含多层金属线圈的电感结构;最后,对已形成电感结构的基底结构进行腐蚀,来去除深坑与电感结构间的半导体基底材料,使半导体基底被掏空,由此形成的电感的Q值比传统集成电感提高了数倍;且本法工艺简单,成本低廉。

Patent Agency Ranking