-
公开(公告)号：CN106024982A
公开(公告)日：2016-10-12
申请号：CN201610538918.0
申请日：2016-07-11
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L31/18 , H01L21/768
CPC分类号： H01L31/18 , H01L21/7688 , H01L21/76895 , H01L2221/1068
摘要： 本发明公开了一种红外焦平面芯片的铟柱制备方法，使用负性光刻胶光刻获得塔形铟孔，热蒸发生长铟膜，湿法剥离得到铟柱。本发明的优点是铟柱制备工艺简单，极易湿法剥离，重复性好；适用于大规模红外焦平面的铟柱阵列制备，能获得高度一致性好，顶部一致性平整的塔形铟柱阵列，占空比小，可避免在倒焊互连时像元由于铟柱形变而短路，进而降低红外焦平面探测器芯片盲元率和非均匀性；本发明适用于碲镉汞红外焦平面探测器平面结的铟柱制备，也适用于III‑V族红外焦平面探测器台面结的铟柱制备，对与探测器芯片配套的集成电路也适用，普适性好。
-
公开(公告)号：CN102136484B
公开(公告)日：2013-01-09
申请号：CN201010565090.0
申请日：2010-11-26
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L27/146 , H01L31/02 , H01L31/18 , G03F7/00 , B81C1/00
CPC分类号： Y02P70/521
摘要： 本发明公开了一种用于红外焦平面倒焊互连的铟柱及其制备方法。该方法在需要制备铟柱的芯片上分别进行两次旋涂光刻胶，两次单独曝光，一次显影的方法进行铟柱孔的光刻，在高真空热蒸发沉积铟层时，保证芯片处于铟蒸发源的正上方，铟层生长后采用有机试剂湿法剥离的方式获得新型铟柱阵列。采用本发明的方法可以获得底部尺寸大，顶部尺寸小，高度一致性好的铟柱阵列，可以满足小中心距焦平面探测器的铟柱阵列制备。制备的铟柱在生长过程中不会与光刻胶接触，不会由于生长中的高温铟源与光刻胶接触生成氧化铟或者将光刻胶碳化，可以采用有机试剂湿法剥离的方法去除多余的铟层，避免了多余残留物附着在铟柱表面。
-
公开(公告)号：CN101872804B
公开(公告)日：2011-11-30
申请号：CN201010182280.4
申请日：2010-05-21
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L31/18
CPC分类号： Y02P70/521
摘要： 本发明公开了一种红外焦平面列阵器件原位集成红外微凸镜列阵工艺所需的掩模用光刻胶微凸镜列阵的成形方法，它涉及光电探测器件的制造技术。本发明采用高密度、低能量的诱导耦合等离子体(ICP)增强反应离子刻蚀(RIE)方法，仅对红外焦平面探测器表面光刻胶进行局部的等离子体轰击回流的掩模用光刻胶微凸镜列阵成形的技术方案。基于高密度、低能量氧等离子体的光刻胶微凸镜列阵成形方法，只在氧等离子体与光刻胶发生反应的局部区域产生温升回流，解决了采用常规热熔回流进行红外焦平面探测器掩模用光刻胶微凸镜成形时必须经受高温过程的缺点。因而，本发明具有操作简单、可控性好和无需经受高温过程的特点。
-
公开(公告)号：CN101726364B
公开(公告)日：2011-04-27
申请号：CN200910198962.1
申请日：2009-11-18
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L31/0296 , G01J5/02
摘要： 本发明公开了一种红外焦平面列阵器件的内吸收率增强方法，它涉及光电探测器制造工艺技术。本发明采用在红外焦平面列阵器件光敏感元芯片非电极区域的钝化层表面制作起内反射镜面作用的金属层，来实现红外辐射吸收厚度比红外光敏感元列阵芯片有源区实际厚度大一倍的技术方案，有效解决了红外辐射在红外焦平面列阵器件内部吸收率、内量子效率低的问题。本发明方法具有工艺完全兼容、稳定性好以及不降低光电转换效率的特点。
-
公开(公告)号：CN101740502A
公开(公告)日：2010-06-16
申请号：CN200910198967.4
申请日：2009-11-18
申请人： 中国科学院上海技术物理研究所
CPC分类号： Y02P70/521
摘要： 本发明公开了一种碲镉汞微台面红外探测芯片的光敏感元列阵成形方法，它涉及光电探测器制造工艺技术。本发明采用先于碲镉汞红外焦平面探测芯片表面制作用于形成深微台面列阵芯片隔离沟槽的光刻胶掩蔽膜图形，然后利用旋转涂敷的方法往光刻胶掩蔽膜构成的沟槽图形内填充一定数量的碲镉汞材料的溴与氢溴酸混合腐蚀液，并通过控制光刻胶掩蔽膜形成的隔离沟槽图形的深度和腐蚀时间来控制深微台面列阵芯片所需的隔离沟槽深度的技术方案，有效解决了常规光敏感元列阵成形方法存在工艺损伤和占空比低的问题。本发明方法具有与HgCdTe探测芯片常规工艺完全兼容、低成本、高可控性、高均匀性和无工艺诱导电学损伤等特点。
-
公开(公告)号：CN106449377A
公开(公告)日：2017-02-22
申请号：CN201611061341.5
申请日：2016-11-25
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L21/027
CPC分类号： H01L21/0332 , H01L21/0331
摘要： 本发明公开了一种可自动控制成形终点的碲镉汞刻蚀掩膜及其去除方法。掩膜的生长方法采用磁控溅射生长硫化锌牺牲层以及二氧化硅掩膜层，掩膜的成形采用电感耦合等离子体技术。通过加入牺牲层，掩膜刻蚀会自动于牺牲层停止，从而可以方便地控制掩膜刻蚀的终点。掩膜的去除方法采用浓盐酸浸泡，通过去除牺牲层，可以将掩膜整体完全去除。该掩膜使得干法刻蚀技术可以被用于二氧化硅掩膜的成形，能够解决现有的湿法腐蚀掩膜工艺面临的尺寸均匀性差，侧壁倾斜，工艺窗口小等缺点。
-
公开(公告)号：CN102420270B
公开(公告)日：2013-07-10
申请号：CN201110355252.2
申请日：2011-11-10
申请人： 中国科学院上海技术物理研究所
IPC分类号： H01L31/18 , H01L31/0224
CPC分类号： Y02P70/521
摘要： 本发明公开了一种用于光伏型碲镉汞探测器的延展电极及制备方法。本发明中的电极为一种延展电极，该电极将pn结注入区的电极延展至非注入区的复合钝化层表面。该方法采用负性光致抗蚀剂光刻后获得顶部大底部小的光刻胶台面，利用薄膜生长时光刻胶台面的图形阴影效应，在碲镉汞芯片pn结注入区周围生长一层厚度缓变的复合钝化层，然后生长一层电极，将电极延伸至远离pn结注入区位置。采用本发明中的方法制备的电极可以保证pn结注入区内的电极与复合钝化层表面电极的电学连通性达到100％，同时将用于倒焊互连的铟柱制备在电极的延伸处，远离pn结注入区位置，保证倒焊互连时的压力承受点远离pn结，提高器件性能。
-
-
公开(公告)号：CN101740502B
公开(公告)日：2011-04-27
申请号：CN200910198967.4
申请日：2009-11-18
申请人： 中国科学院上海技术物理研究所
CPC分类号： Y02P70/521
摘要： 本发明公开了一种碲镉汞微台面红外探测芯片的光敏感元列阵成形方法，它涉及光电探测器制造工艺技术。本发明采用先于碲镉汞红外焦平面探测芯片表面制作用于形成深微台面列阵芯片隔离沟槽的光刻胶掩蔽膜图形，然后利用旋转涂敷的方法往光刻胶掩蔽膜构成的沟槽图形内填充一定数量的碲镉汞材料的溴与氢溴酸混合腐蚀液，并通过控制光刻胶掩蔽膜形成的隔离沟槽图形的深度和腐蚀时间来控制深微台面列阵芯片所需的隔离沟槽深度的技术方案，有效解决了常规光敏感元列阵成形方法存在工艺损伤和占空比低的问题。本发明方法具有与HgCdTe探测芯片常规工艺完全兼容、低成本、高可控性、高均匀性和无工艺诱导电学损伤等特点。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.047 秒)
