-
公开(公告)号：CN116318084A
公开(公告)日：2023-06-23
申请号：CN202310315760.0
申请日：2023-03-28
申请人： 中国科学院微电子研究所
摘要： 本公开提供了一种差分迟滞比较电路及方法，该差分迟滞比较电路包括：差分输入电路，用于输入第一差分信号和第二差分信号；正反馈迟滞电路，与差分输入电路连接，用于比较第一差分信号和第二差分信号，得到差分比较结果，当差分比较结果大于第一阈值电压时，输出第一比较结果信号，当差分比较结果小于第二阈值电压时，输出第二比较信号，第一阈值电压大于第二阈值电压；输出级电路，与正反馈迟滞电路连接，用于将第一比较结果信号或第二比较结果信号转换为单端信号输出。
-
公开(公告)号：CN116232290A
公开(公告)日：2023-06-06
申请号：CN202211560653.6
申请日：2022-12-06
申请人： 中国科学院微电子研究所
IPC分类号： H03K5/24
摘要： 本公开提供了一种多路比较器，应用于集成电路技术领域，包括：翻转阈值提取电路，用于提取采样翻转电压阈值，阈值反馈调节电路，与该翻转阈值提取电路相连，用于将该采样翻转电压阈值调节为预设翻转电压阈值，多路比较输出电路，与该阈值反馈调节电路相连，用于通过镜像该采样翻转电压阈值，使多路比较器的电压阈值为预设翻转电压阈值，以及，将输入该多路比较输出电路的输入电压与该电压阈值进行比较。本公开还提供了一种多路比较方法。
-
-
公开(公告)号：CN104467755B
公开(公告)日：2017-05-24
申请号：CN201410612264.2
申请日：2014-11-04
申请人： 中国科学院微电子研究所
IPC分类号： H03K5/135
摘要： 本发明公开了一种利用射频接收通路对集成可调时钟进行校准的方法，该方法包含：对接收到的单频信号进行低噪声放大；将集成时钟产生的信号经过频率合成器，得到的信号与进行低噪声放大后的单频信号进行混频，得到中低频的误差信号；对混频产生的误差信号进行低通滤波；将低通滤波产生的中低频信号转换为数字信号，对数字信号进行分频并进行频率误差估计；利用频率误差估计的结果对集成可调时钟的频率进行调整直至频率误差达到指定的范围内。利用本发明，可以提高系统的时钟频率精度，克服集成时钟信号生成器频率误差较大的缺点。
-
公开(公告)号：CN104320136A
公开(公告)日：2015-01-28
申请号：CN201410612075.5
申请日：2014-11-04
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种利用全数字标准单元实现的时钟信号生成器，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。利用本发明，可以将时钟信号生成器集成在芯片内部，无需任何外界参考便可在一定的频率范围内生成时钟信号，从而减小系统的体积和功耗。
-
公开(公告)号：CN103812641A
公开(公告)日：2014-05-21
申请号：CN201210441335.8
申请日：2012-11-07
申请人： 中国科学院微电子研究所
IPC分类号： H04L9/06
摘要： 本发明公开了一种实现SM4分组对称密码算法的系统，包括：输入密钥处理及结果存储器，用于对输入密钥进行处理，得到直接参与迭代运算的结果，并进行存储；密钥缓存器，用于根据控制模块输出的控制信号更新和存储密钥扩展运算的中间结果，即加密运算需要的轮密钥；数据缓存器，用于根据控制模块输出的控制信号更新和存储加解密迭代运算的中间结果；数据处理选择模块，用于根据控制模块输出的控制信号，选择参与运算的数据为密钥还是加解密的数据；运算逻辑模块，用于进行加解密运算和密钥扩展运算；控制模块，用于根据输入的工作模式控制信号，输出相应的加解密控制信号和密钥扩展控制信号。利用本发明，使得系统冗余度得到降低。
-
公开(公告)号：CN102314528B
公开(公告)日：2013-05-01
申请号：CN201010219803.8
申请日：2010-07-07
申请人： 中国科学院微电子研究所
IPC分类号： G06F17/50
摘要： 本发明涉及一种数字大规模集成电路的资源共享系统及方法，属于数字大规模集成电路领域。该数字大规模集成电路的资源共享方法，包括：步骤10，在寄存器传输级设定所需要的加法器数目；步骤20，将每一个时钟周期的运算映射到指定的运算单元电路上，通过多路开关来选择运算单元的输入，避免出现组合环或者虚假关键路径。本发明可以降低EDA工具综合时运行时间，降低综合电路的面积和功耗。
-
公开(公告)号：CN102480452A
公开(公告)日：2012-05-30
申请号：CN201010258799.6
申请日：2010-11-26
申请人： 中国科学院微电子研究所
IPC分类号： H04L27/26
摘要： 本发明公开的OFDM系统的载波频率同步电路及方法，其包括小数频偏估计、小数频偏补偿、整数频偏估计和整数频偏补偿等电路；相应的，该方法包括小数频偏估计、小数频偏补偿、整数频偏估计和整数频偏补偿的步骤；通过对频域相邻的两个欠采样同步序列的互相关值进行归一化处理，得到小数频偏的估计值，利用该将估计值进行小数频偏补偿校正；然后对经快速傅立叶变换(FFT)处理后的每个OFDM符号高能量载波符号位进行自相关运算，并对多个OFDM符号的自相关进行求和运算，得到整数频偏估计值，然后根据所述整数频偏估计值进行整数频偏补偿。采用该同步电路和方法，能降低运算量和减小噪声对频偏估计的影响，利于低功耗设备的设计和实现。
-
公开(公告)号：CN101557366B
公开(公告)日：2012-05-23
申请号：CN200810240272.3
申请日：2008-12-18
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种基于正交频分复用系统的信道估计方法，包括：根据接收到的频率域离散导频信号，在一个时隙的时间内动态地估计出多普勒最大频率值R；根据所述多普勒最大频率值R，动态地得出系统所处信道类型；根据所述信道类型，动态地选取信道估计中导频时间轴内插的系数。本发明提供的方法可以实时判断信道变化，选取合理的插值系数，从而有效降低了由于多普勒扩展带来的系统性能损失。
-
公开(公告)号：CN102316059A
公开(公告)日：2012-01-11
申请号：CN201010217260.6
申请日：2010-07-05
申请人： 中国科学院微电子研究所
摘要： 本发明涉及一种OFDM系统的交织方法和装置，属于通信领域。该OFDM系统的交织方法，包括：步骤1，对串行数据流进行串并变换形成并行数据流；步骤2，将交织器拆分为素数个RAM，根据交织器的读写地址计算所述RAM的地址和所述RAM的内地址，利用该素数个RAM对并行数据流进行交织。本发明能够降低交织器装置的面积、成本与功耗，满足无线通讯系统的低成本、小面积与低功耗要求。
-
-
-
-
-
-
-
-
-
搜索结果
89 条记录 (耗时 0.038 秒)
