-
公开(公告)号：CN118434123A
公开(公告)日：2024-08-02
申请号：CN202410509291.0
申请日：2024-04-25
申请人： 中国科学院微电子研究所
IPC分类号： H10B10/00
摘要： 本发明提供一种静态随机存取存储器及其制造方法，应用于半导体场效应管存储器架构技术领域，所述静态随机存取存储器由下到上依次包括：衬底、逻辑控制电路，以及多个隔离层和由多个存储单元组成的存储层；多个所述隔离层和所述存储层之间互相堆叠，堆叠在最下方的隔离层沉积在制备有所述逻辑控制电路的衬底的上表面；所述存储层的存储单元制备在所述隔离层上表面。该静态随机存取存储器，在制备有逻辑控制电路的衬底的基础上，堆叠隔离层和具有存储单元的存储层，能够在一定的芯片面积的基础上，提高静态随机存取存储器的存储密度，实现高效的存储单元集成。
-
公开(公告)号：CN118888547A
公开(公告)日：2024-11-01
申请号：CN202410944816.3
申请日：2024-07-15
申请人： 中国科学院微电子研究所
IPC分类号： H01L27/02 , H01L21/8249 , H01L29/16
摘要： 本发明公开一种静电放电防护器件及其制备方法，涉及半导体技术领域，以解决难以在较小面积下对碳基器件进行静电防护的问题。所述一种静电放电防护器件包括：形成在衬底内的至少具有两个电极的硅基器件，覆盖衬底的有两个互联通孔的绝缘层，形成在绝缘层上至少有两个电极的碳基器件，以及连接硅基器件和碳基器件的互联金属。所述一种静电放电防护器件的制备方法包括：在衬底内形成硅基器件，在衬底上覆盖绝缘层，在绝缘层上形成两个互联通孔，在绝缘层上形成碳基器件，在互联通孔上形成互联金属，互联金属将碳基器件和硅基器件连接。本发明实现了在占用较小面积的前提下使用硅基器件对碳基集成电路进行静电防护的效果。
-
公开(公告)号：CN118763086A
公开(公告)日：2024-10-11
申请号：CN202410901343.9
申请日：2024-07-05
申请人： 中国科学院微电子研究所
摘要： 本发明公开了一种静电防护器件和芯片，涉及半导体技术领域，以提高集成电路对静电放电的防护能力并且减小静电防护器件在芯片中的占用面积。所述静电防护器件用于对集成电路进行静电放电防护，静电防护器件包括：半导体基底；第一泄放结构，位于部分半导体基底内；隔离层，位于半导体基底具有第一泄放结构的一侧表面；隔离层具有间隔设置的第一通孔和第二通孔；第二泄放结构，位于隔离层背离半导体基底的一侧表面；第二泄放结构具有PN结；第二泄放结构通过第一通孔和所述第二通孔与第一泄放结构并联；第二泄放结构的至少部分材料不同于第一泄放结构的材料。所述芯片包括上述的静电防护器件。
-
公开(公告)号：CN118488719A
公开(公告)日：2024-08-13
申请号：CN202410620325.3
申请日：2024-05-17
申请人： 中国科学院微电子研究所
摘要： 本发明公开一种互补场效应晶体管及其制备方法，涉及半导体技术领域，用于解决现有技术中场效应晶体管性能较差，不能满足实际电路的功能及性能需求的问题。包括：底层的硅基器件；淀积于所述硅基器件上的绝缘层；在所述绝缘层的互联窗口淀积形成的互联金属；所述绝缘层内的互联通孔；所述互联通孔暴露在所述绝缘层表面；以及所述绝缘层表面的碳纳米管器件。本发明进行了器件的三维设计，在底层制备硅基器件，并在绝缘层上方制备碳纳米管器件，突破平面型器件的制备限制，并进行金属互联，可以呈数量级的提升单位面积上晶体管的数量，提高芯片集成度，提高器件工作性能。
-
公开(公告)号：CN118829237A
公开(公告)日：2024-10-22
申请号：CN202410789679.0
申请日：2024-06-18
申请人： 中国科学院微电子研究所
摘要： 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，以提高三维集成的半导体器件的良率。半导体器件包括半导体基底、底层硅基场效应晶体管、顶层碳纳米管场效应晶体管、中部互联层和顶层互联金属层。中部互联层包括绝缘层、以及设置在绝缘层内的互联结构。顶层碳纳米管场效应晶体管和底层硅基场效应晶体管通过中部互联层和顶层互联金属层电性耦合。其中，顶层碳纳米管场效应晶体管包括的沟道设置在源极、漏极和部分栅介质层上；或者，中部互联层包括的绝缘层靠近顶层碳纳米管场效应晶体管的一侧的材料包括具有悬挂键的绝缘材料，且顶层碳纳米管场效应晶体管包括的沟道设置在源极、漏极和部分栅介质层上栅介质层分别与源极和漏极之间。
-
-
-
-
搜索结果
5 条记录 (耗时 0.037 秒)
