一种半导体器件及其制造方法
    1.
    发明公开

    公开(公告)号:CN117855275A

    公开(公告)日:2024-04-09

    申请号:CN202311665962.4

    申请日:2023-12-06

    摘要: 本申请提供一种半导体器件及其制造方法,半导体器件包括:衬底,设置于衬底一侧的源极、漏极、栅极和沟道结构,沟道结构包括多个纳米片形成的叠层,栅极环绕纳米片。沟道结构和源极以及漏极之间分别具有隔离结构,这样就可以利用隔离结构抑制亚Fin沟道漏电,从而降低器件关态漏电流。并且隔离结构的材料和纳米片的材料相同,隔离结构的掺杂浓度大于纳米片的掺杂浓度,隔离结构延伸至衬底,这样可以降低源极和漏极之间通过由于衬底形成的底部鳍片进行的能带隧穿导致的漏电流,进一步降低器件关态漏电流,提高器件整体性能。

    一种半导体器件及其制造方法
    2.
    发明公开

    公开(公告)号:CN117542738A

    公开(公告)日:2024-02-09

    申请号:CN202311666039.2

    申请日:2023-12-06

    摘要: 本申请提供一种半导体器件及其制造方法,方法包括:利用氢源、氧源和硅源在第二半导体层的表面形成界面层并对界面层和第二半导体层之间的界面进行钝化,形成界面层的工艺温度小于温度阈值,这样可以一方面通过控制工艺温度从而降低去钝化效果,另一方面通过利用氢源、氧源和硅源同时达到形成界面层,对界面层以及第二半导体层之间的界面进行钝化处理的效果,即实现同时形成界面层且降低界面层和第二半导体层之间的界面态密度的效果。这样通过利用工艺温度较低的界面层形成工艺以及钝化工艺,从而降低去钝化的效果,提高钝化效果,从而降低界面态密度,降低亚阈值摆幅,降低负偏压温度不稳定性,提高器件性能。

    一种半导体器件及其制造方法
    3.
    发明公开

    公开(公告)号:CN116453942A

    公开(公告)日:2023-07-18

    申请号:CN202211573891.0

    申请日:2022-12-08

    摘要: 本申请实施例提供了一种半导体器件及其制造方法,方法包括:在衬底的一侧形成由第一半导体层和第二半导体层交替层叠的叠层结构,对叠层结构进行刻蚀,形成源极和漏极,去除第一半导体层,形成多个待填充缝隙,利用第一溶液对第二半导体层进行氧化刻蚀,在多个待填充缝隙填充栅极,栅极环绕第二半导体层,也就是说,在去除沟道区域的第一半导体层后,为了避免第一半导体层的残留材料对第二半导体层的影响,可以利用第一溶液对第二半导体层进行氧化刻蚀,即利用第一溶液对第二半导体层进行表面钝化,经过第一溶液处理后的第二半导体层能够降低表面缺陷和表面粗糙度,避免自由电荷被表面缺陷俘获,提高制造得到的半导体器件的性能。