低导通损耗IGBT结构及其制备方法
    1.
    发明公开

    公开(公告)号:CN118538762A

    公开(公告)日:2024-08-23

    申请号:CN202410508611.0

    申请日:2024-04-25

    IPC分类号: H01L29/739 H01L21/331

    摘要: 本发明涉及一种低导通损耗IGBT结构及其制备方法,包括:衬底;外延层,位于所述衬底上,所述外延层包括多晶硅沟槽结构、发射极结构和栅极沟槽结构,其中,所述发射极结构设置于所述多晶硅沟槽结构和所述栅极沟槽结构之间,且所述多晶硅沟槽结构与所述发射极结构间隔设置;集电极结构,位于所述衬底背离所述外延层的一侧表面。通过本申请的IGBT结构能够降低IGBT芯片的导通损耗。

    一种芯片的版图设计方法及芯片
    2.
    发明公开

    公开(公告)号:CN118504509A

    公开(公告)日:2024-08-16

    申请号:CN202410666346.9

    申请日:2024-05-27

    IPC分类号: G06F30/392 G06F119/08

    摘要: 本申请实施例提供一种芯片的版图设计方法及芯片。所述芯片的版图设计方法,包括:获取芯片的电流分布情况和温度分布情况,其中,所述芯片包括至少两个元胞分布区域,所述电流分布情况包括各所述元胞分布区域对应的平均电流,所述温度分布情况包括各所述元胞分布区域对应的平均温度;根据所述电流分布情况和所述温度分布情况中的至少一者,确定所述芯片内元胞的密度分布情况,其中,所述密度分度情况包括各所述元胞分布区域对应的所述元胞的分布密度;基于所述密度分布情况,确定所述元胞的排布版图。可以改善芯片的热量分布,抑制芯片的局部过热现象,降低芯片的降温难度,降低芯片的烧毁风险,提高芯片的可靠性和稳定性,延长芯片的使用寿命。