一种集成神经网络模型的SiP微系统芯片

    公开(公告)号:CN116151097A

    公开(公告)日:2023-05-23

    申请号:CN202211616666.0

    申请日:2022-12-15

    摘要: 本发明提供了一种集成神经网络模型的SiP微系统芯片,包括处理器裸芯片、存储器裸芯片,采用SiP工艺封装为单一芯片。所述处理器裸芯片包括处理器端、逻辑FPGA端,所述处理器端运行主控制流程对图像数据进行调度,所述逻辑FPGA端集成有识别并处理图像数据的轻量化神经网络模型。所述轻量化神经网络模型包括输入层、4个卷积层、2个池化层、输出层,且所述内无全连接层。本发明设计的SiP微系统芯片,体积仅为30mm×30mm×1.2mm,在100MHz工作频率下,图像处理速度可达到20.65FPS,功耗仅为2.1W,为AI微集成技术提供了一种设计思路。

    一种面向信息安全的嵌入式计算机SiP模块设计方法及电路

    公开(公告)号:CN109697173B

    公开(公告)日:2023-05-23

    申请号:CN201811511383.3

    申请日:2018-12-11

    IPC分类号: G06F12/14 G06F9/4401

    摘要: 本发明实施例提供了一种面向信息安全的嵌入式计算机SiP模块设计方法,及电路,其中,所述方法包括:处理器上电启动后执行引导程序,通过外部总线接口接收外部命令;当接收到应用程序加密指令时,从外部总线接口接收应用程序的原始数据,其中,所述原始数据未加密;处理器将所述原始数据通过SPI总线发送给算法安全芯片;所述算法安全芯片通过SM4算法协处理器对所述原始数据进行加密,形成应用程序的加密数据,并将加密密钥固化至所述算法安全芯片内部的FLASH存储器中;处理器通过SPI总线接收所述加密数据;处理器将所述加密数据固化进连接的FLASH中的应用程序存储区域。

    一种基于分层压缩的红外图像细节增强方法

    公开(公告)号:CN112215785A

    公开(公告)日:2021-01-12

    申请号:CN202011227510.4

    申请日:2020-11-05

    IPC分类号: G06T5/10 G06T5/40

    摘要: 本发明本公开提供一种基于分层压缩的红外图像细节增强方法,包括:采用迭代双边滤波方式进行红外图像分层,分层得到基底层图像和细节层图像;使用线性灰度变换对大动态范围的基底层图像进行压缩,得到8bit基底层图像;使用S曲线灰度变换对大动态范围的细节层图像进行压缩,得到8bit细节层图像;将8bit细节层图像与8bit基底层图像进行线性融合,得到细节增强后的增强图像。本发明实施例解决了红外摄像头采集到的图像细节信息不足,从而造成红外图像对比度低、图像边缘模糊、视觉效果差的问题。

    一种基于DSP的弹用上电及制导控制一体化计算系统

    公开(公告)号:CN117950348A

    公开(公告)日:2024-04-30

    申请号:CN202311851527.0

    申请日:2023-12-29

    IPC分类号: G05B19/042

    摘要: 本发明涉及嵌入式计算系统技术领域,提供一种基于DSP的弹用上电及制导控制一体化计算系统,所述系统包括综合控制计算模块、通讯模块、离散量输入检测模块、电源转换模块,其中综合控制计算模块包括DSP处理电路,离散量输入检测模块包括离散量隔离采集电路;所述电源转换模块包括一次电源转接模块和二次电源转换模块,本申请通过简化系统结构,使导弹制导控制系统中的硬件平台与电气系统中的电控盒共享,去掉简单电控需求对于控制计算电路的浪费,实现了按上电时序对弹内各设备供电。

    一种面向信息安全的嵌入式计算机SiP模块设计方法及电路

    公开(公告)号:CN109697173A

    公开(公告)日:2019-04-30

    申请号:CN201811511383.3

    申请日:2018-12-11

    IPC分类号: G06F12/14 G06F9/4401

    摘要: 本发明实施例提供了一种面向信息安全的嵌入式计算机SiP模块设计方法,及电路,其中,所述方法包括:处理器上电启动后执行引导程序,通过外部总线接口接收外部命令;当接收到应用程序加密指令时,从外部总线接口接收应用程序的原始数据,其中,所述原始数据未加密;处理器将所述原始数据通过SPI总线发送给算法安全芯片;所述算法安全芯片通过SM4算法协处理器对所述原始数据进行加密,形成应用程序的加密数据,并将加密密钥固化至所述算法安全芯片内部的FLASH存储器中;处理器通过SPI总线接收所述加密数据;处理器将所述加密数据固化进连接的FLASH中的应用程序存储区域。

    一种DDR存储器信号完整性非接触式测试评估方法

    公开(公告)号:CN118136081A

    公开(公告)日:2024-06-04

    申请号:CN202311846248.5

    申请日:2023-12-28

    IPC分类号: G11C29/10 G11C29/56

    摘要: 本发明属于嵌入式计算技术领域,具体涉及一种DDR存储器信号完整性非接触式测试评估方法,基于设置测试目标电路非接触式测试DDR存储器的信号完整性;测试目标电路至少包括:具有DDR3控制器的处理器芯片以及DDR3存储器;测试目标电路为SIP微系统芯片或嵌入式电路;处理器芯片的Zynq控制DDR3进行读写方存,DDR3的时钟频率范围为800MHz─1600MHz、容量1Gb─8Gb;本发明能够解决基于Zynq+DDR设计平台的微系统芯片信号完整性评估难题,无需示波器等仪器,用软件模拟眼图的方式评估设计的信号完整性。

    一种高精度模拟量隔离采集电路

    公开(公告)号:CN205265663U

    公开(公告)日:2016-05-25

    申请号:CN201521009329.0

    申请日:2015-12-08

    IPC分类号: H03M1/54

    摘要: 本实用新型提出了一种模拟量隔离采集电路,在AD采集后端通过数字接口部分实现隔离。该高精度模拟量隔离采集电路中,是在AD转换器件与数字接口之间设置光耦实现隔离,外部直流电源通过DC/DC变换器形成隔离开关电源,再经低压差线性电源转换为模拟电源为所述模拟电路部分供电。本实用新型既保证了模拟量之间相互隔离,同时模拟量隔离采集通道与非隔离采集通道获得了相同的采集度,实现了高精度的模拟量隔离采集。

    一种嵌入式计算机快速复位电路

    公开(公告)号:CN205263742U

    公开(公告)日:2016-05-25

    申请号:CN201521013138.1

    申请日:2015-12-08

    IPC分类号: G06F1/24

    摘要: 本实用新型提出了一种嵌入式计算机快速复位电路。该复位电路包括电压比较器和RC电路;其中RC电路包括自外部电源起依次串联到地的电阻R1和电阻R2、以及与电阻R2并联的电容C1,电压比较器的外部电源输入端PFI接电阻R1与电阻R2之间的结点,电压比较器的输出端PFO经电阻R3反馈至外部电源输入端PFI;复位源输入端接电压比较器的外部电源输入端PFI,电压比较器的输出端PFO输出数字形式的复位信号。本实用新型的复位延时在1~10ms可调配,信号经比较和反馈电路后波形规整。