-
公开(公告)号：CN103803483A
公开(公告)日：2014-05-21
申请号：CN201210454789.9
申请日：2012-11-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： B81C1/00
摘要： 一种形成焊垫的方法，包括：提供待形成焊垫的器件，器件包括第一器件层、位于第一器件层上的互连层、位于互连层上的介质层，介质层中具有插栓；器件包括第一区域和第二区域，互连层作为焊垫的部分在第一区域的上表面低于在第二区域的上表面，第一区域的插栓的高度小于介质层的厚度，第二区域的插栓的高度等于介质层的厚度；利用第一干法刻蚀去除第一区域和第二区域中部分高度的插栓；利用第二干法刻蚀去除第一区域和第二区域中剩余的插栓、第一区域和第二区域上的介质层，暴露出第一区域和第二区域的互连层，暴露的互连层作为焊垫，第二干法刻蚀使用的刻蚀气体为刻蚀介质层时使用的刻蚀气体。本技术方案可以提高第二区域的焊垫的导电性。
-
公开(公告)号：CN1870247A
公开(公告)日：2006-11-29
申请号：CN200510026258.X
申请日：2005-05-27
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8242 , H01L21/768 , H01L21/28
摘要： 本发明采用新方法，通过在M0位线接触窗填充材料凹陷刻蚀阶段同时移除多晶硅层，解决了在深沟槽DRAM的内连线制作过程中，常规(M0)位线接触窗填充材料凹陷(ARC Recess)刻蚀，只考虑形成图案的形状，而在(M0)位线钨金属的化学机械研磨(CMP)之后随机产生多晶硅残留，影响钨金属研磨工艺窗的问题。
-
公开(公告)号：CN105826327B
公开(公告)日：2018-11-16
申请号：CN201510006069.X
申请日：2015-01-06
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L27/12 , H01L21/762
摘要： 本发明提供一种半导体器件及其形成方法，其中形成方法包括：在衬底中形成第一、二开口，第一、二开口共同形成一烧瓶状开口；形成第一氧化层；形成与第一氧化层同样材料的第二氧化层，并使第二氧化层填充烧瓶状开口的入口处，第二氧化层的表面不低于衬底的表面。半导体器件包括：衬底、第一、二开口，第一、二开口共同构成位于衬底中的烧瓶状开口；形成于烧瓶状开口侧壁的第一氧化层、表面不低于衬底的表面的第二氧化层，第二氧化层、第一氧化层的材料相同。本发明的有益效果在于：消除了位于衬底中的烧瓶状开口入口处的尖角，在刻蚀第一氧化层以露出衬底的过程中，衬底受到刻蚀影响的几率能够减小，进而达到了保护衬底尽量不受损伤的目的。
-
公开(公告)号：CN100517655C
公开(公告)日：2009-07-22
申请号：CN200610119354.3
申请日：2006-12-08
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8247 , H01L21/768 , H01L27/115 , H01L23/522
CPC分类号： H01L21/28282 , H01L27/115 , H01L27/11568 , H01L29/66833 , H01L29/792
摘要： 一种SONOS快闪存储器的制作方法，包括如下步骤：提供硅衬底，所述硅衬底上依次包含氧化硅-氮化硅-氧化硅层、第一多晶硅层以及第一腐蚀阻挡层；沿位线方向蚀刻第一腐蚀阻挡层；以第一腐蚀阻挡层为掩膜选择性蚀刻第一多晶硅层至露出氧化硅-氮化硅-氧化硅层，蚀刻后的第一多晶硅层沿字线方向的截面呈倒梯形；在第一多晶硅层间填充介电层，所述介电层沿字线方向的截面呈正梯形。经过上述步骤，介电层侧壁上的第一多晶硅容易被垂直方向的蚀刻去除干净，不会在介电层侧壁形成多晶硅残留，从而不会在不同存储单元之间产生短路的现象。
-
公开(公告)号：CN100420001C
公开(公告)日：2008-09-17
申请号：CN200510026258.X
申请日：2005-05-27
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/8242 , H01L21/768 , H01L21/28
摘要： 本发明采用新方法，通过在M0位线接触窗填充材料凹陷刻蚀阶段同时移除多晶硅层，解决了在深沟槽DRAM的内连线制作过程中，常规(M0)位线接触窗填充材料凹陷(ARC Recess)刻蚀，只考虑形成图案的形状，而在(M0)位线钨金属的化学机械研磨(CMP)之后随机产生多晶硅残留，影响钨金属研磨工艺窗的问题。
-
公开(公告)号：CN107316821B
公开(公告)日：2021-03-12
申请号：CN201610269813.X
申请日：2016-04-27
发明人： 姜海涛
IPC分类号： H01L21/66
摘要： 本发明提供一种深度稳定性检测方法，包括以下步骤：S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；S2：在所述凹陷部内填充满填充物；S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。通过本发明的深度稳定性检测方法，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。
-
公开(公告)号：CN105990130B
公开(公告)日：2019-01-18
申请号：CN201510056936.0
申请日：2015-02-04
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 姜海涛
IPC分类号： H01L21/3105 , H01L21/321
摘要： 本发明提供了一种平坦化方法，由第二填充层替代传统的反向工艺中的光刻胶覆盖于第一填充层表面，通过第一次化学机械研磨去除第一填充层中第二凹陷以外的第二填充层，并以第二凹陷内的第二填充层为掩膜，利用第一次刻蚀去除大部分的第一填充层，在去除第二凹陷内的第二填充层后，通过第二次化学机械研磨去除剩余的第一填充层，由此在避免化学机械研磨工艺产生的严重的负载效应的同时，降低了工艺成本。
-
公开(公告)号：CN105428299B
公开(公告)日：2019-01-11
申请号：CN201410417668.6
申请日：2014-08-22
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/762
摘要： 本发明提供一种深槽隔离结构的制作方法，至少包括以下步骤：S1：提供一衬底，在所述衬底中形成至少一个深槽，并在所述深槽中填满多晶硅；S2：进行退火以使所述多晶硅的晶粒结构重组；S3：采用Cl2与HBr的混合气体作为刻蚀气体对所述多晶硅进行回刻，去除所述深槽外多余的多晶硅；S4：采用SF6作为刻蚀气体对所述多晶硅进行过刻蚀，在所述深槽顶部获得平坦的多晶硅表面。本发明不仅可以改善深槽内部及表面的多晶硅接缝现象，提高多晶硅熔合程度，同时可以在所述深槽顶部获得平坦光滑的多晶硅表面的同时减少多晶硅的过刻蚀量，减少深槽顶部的下沉程度。
-
公开(公告)号：CN107316821A
公开(公告)日：2017-11-03
申请号：CN201610269813.X
申请日：2016-04-27
发明人： 姜海涛
IPC分类号： H01L21/66
摘要： 本发明提供一种深度稳定性检测方法，包括以下步骤：S1：提供一基板，所述基板中设有若干从所述基板上表面往下延伸的凹陷部；S2：在所述凹陷部内填充满填充物；S3：去除所述凹陷部外多余的填充物，直至露出所述基板上表面；S4：通过干法刻蚀清除所述凹陷部内所有的填充物，并记录刻蚀时长；S5：将所述刻蚀时长与预设标准时长进行比较，若二者差值在预设范围内，则判断所述凹陷部的深度稳定；若二者差值超过预设范围，则判断所述凹陷部深度异常。通过本发明的深度稳定性检测方法，可以大大减少切片分析的频率，节约成本，缩短深度稳定性侦测的响应时间。
-
公开(公告)号：CN105990130A
公开(公告)日：2016-10-05
申请号：CN201510056936.0
申请日：2015-02-04
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 姜海涛
IPC分类号： H01L21/3105 , H01L21/321
摘要： 本发明提供了一种平坦化方法，由第二填充层替代传统的反向工艺中的光刻胶覆盖于第一填充层表面，通过第一次化学机械研磨去除第一填充层中第二凹陷以外的第二填充层，并以第二凹陷内的第二填充层为掩膜，利用第一次刻蚀去除大部分的第一填充层，在去除第二凹陷内的第二填充层后，通过第二次化学机械研磨去除剩余的第一填充层，由此在避免化学机械研磨工艺产生的严重的负载效应的同时，降低了工艺成本。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.072 秒)
