-
公开(公告)号：CN104808597B
公开(公告)日：2018-07-03
申请号：CN201410035722.0
申请日：2014-01-24
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G05B19/418
CPC分类号： Y02P90/02
摘要： 本发明公开了一种生产派工的方法和装置。其中，该方法包括：在待加工的产品传送到第一加工设备时，获取第一加工设备的缺陷检测状态；若缺陷检测状态指示第一加工设备在接收到待加工的产品时已加工出的产品的缺陷率低于或等于第一预定阈值，则指示第一加工设备对待加工的产品进行加工；否则，则指示第二加工设备对待加工的产品进行加工。本发明解决了由于随机派工导致的采用缺陷率较高的加工设备进行加工的问题，达到了降低产品的缺陷率的技术效果。
-
公开(公告)号：CN104808597A
公开(公告)日：2015-07-29
申请号：CN201410035722.0
申请日：2014-01-24
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G05B19/418
CPC分类号： Y02P90/02 , G05B19/41875
摘要： 本发明公开了一种生产派工的方法和装置。其中，该方法包括：在待加工的产品传送到第一加工设备时，获取第一加工设备的缺陷检测状态；若缺陷检测状态指示第一加工设备在接收到待加工的产品时已加工出的产品的缺陷率低于或等于第一预定阈值，则指示第一加工设备对待加工的产品进行加工；否则，则指示第二加工设备对待加工的产品进行加工。本发明解决了由于随机派工导致的采用缺陷率较高的加工设备进行加工的问题，达到了降低产品的缺陷率的技术效果。
-
公开(公告)号：CN103018260B
公开(公告)日：2015-01-21
申请号：CN201110298244.9
申请日：2011-09-27
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G01N21/95
摘要： 一种缺陷检测方法，包括步骤：提供母本衬底一目标单元片上多个区域的区域母本阈值；提供待检衬底，选定所述待检衬底上一待检单元片和相邻单元片；将所述待检单元片和相邻单元片划分为多个区域，并获取所述待检单元片上每个区域的区域待检像素和相邻单元片上的每个区域的区域参考像素；根据所述区域待检像素和区域参考像素，计算待检单元片和相邻单元片上每个区域的区域待检值和区域参考值，获得所述区域待检值和区域参考值的之间的差值并以之作为区域差值，所述区域差值为绝对值；比较所述区域差值与区域母本阈值的大小，当所述区域差值大于区域母本阈值时，判定有缺陷的存在。采用本发明的方法，提高了缺陷检测的正确率和效率。
-
-
公开(公告)号：CN107040860A
公开(公告)日：2017-08-11
申请号：CN201610078036.0
申请日：2016-02-03
IPC分类号： H04R31/00
摘要： 本发明提供一种半导体结构及包含所述半导体结构的传声器的制备方法，包括：提供半导体衬底，在半导体衬底上沉积第一二氧化硅层；在第一二氧化硅层表面形成Ge填充层，并在Ge填充层及第一二氧化硅层内形成下电极；在Ge填充层表面沉积第二二氧化硅层及第三二氧化硅层；在第三二氧化硅层表面形成上电极；在上电极表面形成具有声孔及阻挡结构的氮化硅层；背面刻蚀贯穿半导体衬底的通孔；去除第一二氧化硅层、Ge填充层、第二二氧化硅层及第三二氧化硅层。位于下电极上方的Ge填充层作为二氧化硅层的刻蚀阻挡层，避免了二氧化硅层的刻蚀对下电极造成损坏；Ge作为填充层，更容易去除，不会在下电极表面有残留，提高了传声器的电容稳定性及灵敏度。
-
公开(公告)号：CN106960819A
公开(公告)日：2017-07-18
申请号：CN201610009948.2
申请日：2016-01-08
IPC分类号： H01L21/8246 , H01L27/112 , H01L27/11517
摘要： 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供上部形成台阶状的突出部分的半导体衬底；依次形成栅极介电层、牺牲氮化物层、牺牲氧化层和仅遮蔽突出部分之间部分的第一光刻胶层；依次蚀刻未被遮蔽的牺牲氧化层和牺牲氮化物层，直至露出栅极介电层；去除第一光刻胶层，形成仅遮蔽位于器件源区的突出部分上的栅极介电层的第二光刻胶层；蚀刻未被遮蔽的栅极介电层，直至露出半导体衬底；去除第二光刻胶层，在露出的部分上形成第一氧化层；在牺牲氮化物层的侧壁形成牺牲侧墙；去除牺牲氧化层及未被遮蔽的第一氧化层，以形成开口；形成厚度大于所述开口深度的第二氧化层，以填充所述开口。根据本发明，可以避免牺牲掩膜的残留。
-
公开(公告)号：CN105990170A
公开(公告)日：2016-10-05
申请号：CN201510044709.6
申请日：2015-01-28
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66
摘要： 本发明公开了一种晶圆良率分析方法和装置。其中，晶圆良率分析方法包括：将待测晶圆上待测芯片划分为多个区域，其中，待测晶圆包括多个待测芯片；获取根据预先统计的芯片上多个区域的历史杀伤率，其中，多个区域与历史杀伤率一一对应；将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，杀伤率用于表示与杀伤率对应的区域的存在致命缺陷的概率；根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率；以及由致命缺陷率计算待测晶圆的良率。通过本发明，解决了现有技术中晶圆的良率计算不准确的问题。
-
公开(公告)号：CN104867840A
公开(公告)日：2015-08-26
申请号：CN201410057303.7
申请日：2014-02-20
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66
摘要： 本发明公开了一种YE在线检测管控方法，依据设定的YE抽样率对经过生产设备之后的半导体产品进行抽样，通过设备缺陷风险等级量化评估手段以确定设备缺陷风险等级，再根据该设备缺陷风险等级，决定所抽样的半导体产品的YE在线缺陷检测优先级，以进行随后的设备缺陷检测，然后依据设备缺陷检测结果的优劣，以调整YE抽样率、YE在线缺陷检测优先级、设备缺陷风险等级量化评估参数、生产设备缺陷检测率。本发明实现了在YE在线缺陷检测中依据每一次的检测结果，进行YE抽样率、YE在线缺陷检测优先级、设备缺陷风险等级量化评估参数、以及生产设备缺陷检测率的优化，提高了YE在线检测机台的检测效率，降低生产机台的缺陷风险。
-
公开(公告)号：CN104701202A
公开(公告)日：2015-06-10
申请号：CN201310662114.8
申请日：2013-12-09
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明揭示了一种缺陷杀伤率分析方法及分析系统，包括根据产品布局获得待测区域的关键点在芯片内的第一坐标；进行映像图测量，记录待测区域中失败的点的位线和字线的地址，并转化为相对于所述关键点的第二坐标；由所述第一坐标和第二坐标限定所述失败的点在芯片内的实际坐标，从而使得映像图中具有所述失败的点的精确位置；结合线上检测的规则，将所述映像图和缺陷检测图叠图，以分析缺陷和映像图的关联以及获得缺陷杀伤率。本发明在分析时快速有效，且精确度高，有利于促进制造工艺的改进。
-
公开(公告)号：CN102013393B
公开(公告)日：2012-03-07
申请号：CN200910195218.6
申请日：2009-09-04
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/28 , H01L21/8247 , H01L21/311
摘要： 本发明提供了一种半导体结构的制造方法包括步骤：提供半导体基底，所述半导体基底中具有STI；在具有STI的半导体基底上形成第一多晶硅栅极；在STI和第一多晶硅栅极上依次形成氧化物-氮化物-氧化物的叠层结构；在所述氧化物-氮化物-氧化物的叠层结构上形成多晶硅层；对所述多晶硅层刻蚀，去除所述第一多晶硅栅极对应位置以外的多晶硅层，即在所述第一多晶硅栅极对应位置上形成第二多晶硅栅极；对所述氧化物-氮化物-氧化物的叠层结构进行刻蚀，去除未被第二多晶硅栅极覆盖的氧化物-氮化物-氧化物的叠层结构，该刻蚀对氮化物与氧化物的刻蚀选择比大于1；清洗去除所述叠层结构的残余物。本发明可以减少半导体结构表面的氮化物残余。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.037 秒)
