公开(公告)号：CN114597128A

公开(公告)日：2022-06-07

申请号：CN202011395940.7

申请日：2020-12-03

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 刘睿 ,  张冠军 ,  黄沙

IPC分类号： H01L21/308

摘要： 一种半导体结构的形成方法，包括：提供待刻蚀层，包括沿第一方向排布第一区和第二区，所述第一区和第二区在所述第一方向上相邻；在所述待刻蚀层上形成牺牲层，所述牺牲层内具有连通的第一导电开口和第一隔断开口，所述第一导电开口位于第一区上，且所述第一隔断开口沿第二方向贯穿第二区上的牺牲层；在所述牺牲层表面形成侧墙膜，所述侧墙膜填充满所述第一隔断开口；在所述侧墙膜上形成第一图形化层，所述第一图形化层内具有第二隔断开口，第二隔断开口沿第二方向贯穿第一区和第二区上的牺牲层，且所述第二区上的第二隔断开口暴露出所述第一隔断开口中的侧墙膜；以所述第一图形化层为掩膜，减薄所述侧墙膜。从而，提高了半导体结构的可靠性。

公开(公告)号：CN106960819A

公开(公告)日：2017-07-18

申请号：CN201610009948.2

申请日：2016-01-08

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 张冠军 ,  方三军 ,  朱瑜杰 ,  陈思安

IPC分类号： H01L21/8246 ,  H01L27/112 ,  H01L27/11517

摘要： 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供上部形成台阶状的突出部分的半导体衬底；依次形成栅极介电层、牺牲氮化物层、牺牲氧化层和仅遮蔽突出部分之间部分的第一光刻胶层；依次蚀刻未被遮蔽的牺牲氧化层和牺牲氮化物层，直至露出栅极介电层；去除第一光刻胶层，形成仅遮蔽位于器件源区的突出部分上的栅极介电层的第二光刻胶层；蚀刻未被遮蔽的栅极介电层，直至露出半导体衬底；去除第二光刻胶层，在露出的部分上形成第一氧化层；在牺牲氮化物层的侧壁形成牺牲侧墙；去除牺牲氧化层及未被遮蔽的第一氧化层，以形成开口；形成厚度大于所述开口深度的第二氧化层，以填充所述开口。根据本发明，可以避免牺牲掩膜的残留。

公开(公告)号：CN106960819B

公开(公告)日：2019-10-25

申请号：CN201610009948.2

申请日：2016-01-08

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 张冠军 ,  方三军 ,  朱瑜杰 ,  陈思安

IPC分类号： H01L21/8246 ,  H01L27/112 ,  H01L27/11517

摘要： 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供上部形成台阶状的突出部分的半导体衬底；依次形成栅极介电层、牺牲氮化物层、牺牲氧化层和仅遮蔽突出部分之间部分的第一光刻胶层；依次蚀刻未被遮蔽的牺牲氧化层和牺牲氮化物层，直至露出栅极介电层；去除第一光刻胶层，形成仅遮蔽位于器件源区的突出部分上的栅极介电层的第二光刻胶层；蚀刻未被遮蔽的栅极介电层，直至露出半导体衬底；去除第二光刻胶层，在露出的部分上形成第一氧化层；在牺牲氮化物层的侧壁形成牺牲侧墙；去除牺牲氧化层及未被遮蔽的第一氧化层，以形成开口；形成厚度大于所述开口深度的第二氧化层，以填充所述开口。根据本发明，可以避免牺牲掩膜的残留。

公开(公告)号：CN104752154A

公开(公告)日：2015-07-01

申请号：CN201310739280.3

申请日：2013-12-27

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 方三军 ,  朱瑜杰 ,  张冠军

IPC分类号： H01L21/02 ,  H01L29/40

CPC分类号： H01L28/40 ,  H01L28/60

摘要： 本发明提出了一种电容器的制作方法，使形成在下电极表面的介质层暴露出一部分下电极，接着在介质层以及暴露出的下电极表面形成上电极，使所述上电极有一部分与下电极相连接，从而保证在形成上电极的时所产生的电荷也能够传导至所述下电极上，使上电极和下电极之间不具有电势差，从而避免了电弧放电缺陷的形成，接着去除上电极和下电极相连的部分即可形成电容器，从而使形成的电容器良率较高，符合要求。

公开(公告)号：CN104425239A

公开(公告)日：2015-03-18

申请号：CN201310407704.6

申请日：2013-09-09

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 张冠军 ,  方三军 ,  朱瑜杰 ,  徐萍 ,  陈思安

IPC分类号： H01L21/3105 ,  H01L21/324

CPC分类号： H01L27/115 ,  H01L21/28

摘要： 本发明揭示了一种半导体器件的制备方法，该制备方法包括提供基底，所述基底上具有一栅极层；对所述栅极层进行离子注入工艺，以形成掺杂栅极层；在所述掺杂栅极层上制备一保护层；进行热退火工艺；去除所述保护层，以露出所述掺杂栅极层。本发明在进行热退火工艺步骤之前，在所述掺杂栅极层上制备一保护层，在进行热退火工艺步骤之后，去除所述保护层，在进行热退火工艺的过程中，所述保护层保护所述掺杂栅极层的表面，防止针形缺陷的产生，从而避免快闪存储器漏电，提高良率。

公开(公告)号：CN104425239B

公开(公告)日：2017-10-17

申请号：CN201310407704.6

申请日：2013-09-09

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 张冠军 ,  方三军 ,  朱瑜杰 ,  徐萍 ,  陈思安

IPC分类号： H01L21/3105 ,  H01L21/324

摘要： 本发明揭示了一种半导体器件的制备方法，该制备方法包括提供基底，所述基底上具有一栅极层；对所述栅极层进行离子注入工艺，以形成掺杂栅极层；在所述掺杂栅极层上制备一保护层；进行热退火工艺；去除所述保护层，以露出所述掺杂栅极层。本发明在进行热退火工艺步骤之前，在所述掺杂栅极层上制备一保护层，在进行热退火工艺步骤之后，去除所述保护层，在进行热退火工艺的过程中，所述保护层保护所述掺杂栅极层的表面，防止针形缺陷的产生，从而避免快闪存储器漏电，提高良率。