-
公开(公告)号：CN109285879B
公开(公告)日：2021-06-08
申请号：CN201710596191.6
申请日：2017-07-20
IPC分类号： H01L29/49 , H01L29/78 , H01L21/336
摘要： 一种半导体结构及其形成方法，方法包括：提供基底；在基底上形成层间介质层；在层间介质层中形成露出基底的开口；在开口底部和侧壁上形成栅介质层；通过原子层沉积工艺进行至少1次膜层形成工艺，在栅介质层上形成含铝功函数层，当膜层形成工艺次数为1次时，膜层形成工艺中含铝前驱体的脉冲次数至少为2次，当膜层形成工艺次数大于1次时，至少第1次膜层形成工艺中含铝前驱体的脉冲次数至少为2次；在形成有功函数层的开口中形成金属栅极。通过增加含铝前驱体的脉冲次数，特别是第1次膜层形成工艺中的脉冲次数，以增加开口中的铝原子含量，提高铝原子在开口中的沉积能力，从而增加功函数层的铝原子含量，进而改善晶体管的阈值电压翻转问题。
-
公开(公告)号：CN108122821B
公开(公告)日：2021-05-04
申请号：CN201611076275.9
申请日：2016-11-29
发明人： 邓浩
IPC分类号： H01L21/768 , H01L23/532
摘要： 一种互连结构及其形成方法，其中形成方法包括：提供基底；在所述基底上形成介质层；在所述介质层内形成导电结构；在所述导电结构和所述介质层上形成盖帽层，所述盖帽层为Si掺杂的盖帽层；对所述导电结构和所述盖帽层进行退火处理。本发明技术方案中，所述盖帽层为Si掺杂的盖帽层。所述盖帽层中的Si原子，能够与导电结构的材料反应成键，从而提高所述盖帽层和所述导电结构之间的连接强度，有利于抑制所形成互连结构的电迁移，有利于提高所形成互连结构的可靠性。
-
公开(公告)号：CN109950197B
公开(公告)日：2021-02-02
申请号：CN201711395173.8
申请日：2017-12-21
IPC分类号： H01L21/768 , H01L23/522 , H01L23/528
摘要： 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有介质层，所述介质层内具有开口；在所述开口的侧壁和底部表面形成第一粘附层，所述第一粘附层包括相对的第一面和第二面，所述第一面与介质层接触，所述第二面表面的材料含有第一键合原子；在所述第一粘附层第一面表面形成阻挡结构，所述阻挡结构包括第三面，所述第三面与第二面贴合，且所述第三面表面的材料含有第一键合原子，所述阻挡结构内还含有钌原子；形成所述阻挡结构之后，在所述开口内形成互连结构。所述方法形成的半导体结构的性能较好。
-
公开(公告)号：CN108962875B
公开(公告)日：2021-01-29
申请号：CN201710392032.4
申请日：2017-05-27
发明人： 邓浩
IPC分类号： H01L23/538 , H01L21/768
摘要： 本发明提供一种介质阻挡层及其制造方法、互连结构及其制造方法，所述介质阻挡层包括依次层叠的未掺杂的第一金属化合物层、掺杂的第二金属化合物层和未掺杂的第三金属化合物层，能够提供更好的粘附性和互连金属扩散阻挡能力，获得较低的线电阻和良好的电迁移性能。利用原子层沉积形成未掺杂的第一金属化合物层，并采用物理气相沉积形成所述未掺杂的第三金属化合物层，从而提供更好的覆盖性能和粘附力，降低对覆盖表面的损伤，同时为后续刻蚀工艺提供更好地刻蚀停止层效果。在掺杂的第二金属化合物层和未掺杂的第三金属化合物层之间增加一含有键合物质的粘附层，可以在后续经历退火后，大大增强粘附性。
-
公开(公告)号：CN108630604B
公开(公告)日：2020-12-18
申请号：CN201710167448.6
申请日：2017-03-21
IPC分类号： H01L21/8234 , H01L27/088
摘要： 本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供半导体结构，所述半导体结构包括半导体衬底；在所述半导体衬底上的电介质层；以及在所述电介质层的第二部分上的第一硬掩模，其中所述电介质层未被所述第一硬掩模覆盖的部分为第一部分；在所述半导体结构上形成第一共聚物；执行退火处理，以使得所述第一共聚物形成交错排列的第一单体和第二单体；去除所述第一单体；以所述第二单体为掩模对所述第一部分进行刻蚀，以形成延伸到所述半导体衬底的第一沟槽；去除所述第二单体和所述第一硬掩模；在所述第一沟槽中外延形成第一半导体鳍片。
-
公开(公告)号：CN109003939B
公开(公告)日：2020-08-21
申请号：CN201810843852.5
申请日：2014-10-13
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 邓浩
IPC分类号： H01L21/768
摘要： 本发明提供一种半导体器件的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成层间介电层和位于所述层间介电层中的铜互连结构；采用含硼化合物和含氮及硅的化合物的混合气体处理所述铜互连结构的顶面，以形成金属覆盖层；在所述层间介电层和所述金属覆盖层上形成电介质覆盖层。根据本发明提供的形成金属覆盖层的方法，在形成的金属覆盖层中引入硼原子，使金属覆盖层的抗氧性得以提高，与电介质覆盖层间的附着力更强，同时硼原子可以阻挡硅原子向金属互连线中的扩散，为器件提供较低的线电阻和良好的电迁移性能，进而提高器件的可靠性和良率。
-
公开(公告)号：CN106876325B
公开(公告)日：2020-04-03
申请号：CN201510923180.5
申请日：2015-12-11
IPC分类号： H01L21/768 , H01L23/532
摘要： 一种互连结构及其形成方法。其中，互连结构的形成方法包括提供前端器件结构，前端器件结构具有第一介质层和位于第一介质层中的导电结构；在第一介质层和导电结构上形成第一硅掺杂氮化铝层；或者，先在导电结构上形成帽盖层，然后在第一介质层和帽盖层上形成第一硅掺杂氮化铝层；在第一硅掺杂氮化铝层上形成纯氮化铝层；在纯氮化铝层上形成第二硅掺杂氮化铝层；在第二硅掺杂氮化铝层上形成扩散阻挡层；在扩散阻挡层上形成第二介质层；刻蚀介质层和扩散阻挡层，直至形成贯穿介质层和扩散阻挡层的通孔，通孔底部暴露至少部分第二硅掺杂氮化铝层；在通孔中填充导电材料，直至形成导电插塞。所述形成方法提高所形成互连结构的可靠性能。
-
公开(公告)号：CN106981417B
公开(公告)日：2020-03-06
申请号：CN201610034509.7
申请日：2016-01-19
发明人： 邓浩
IPC分类号： H01L21/28 , H01L21/336
摘要： 本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有层间介电层和位于层间介电层内的沟槽，所述沟槽暴露出所述半导体衬底；在沟槽的侧壁和底部依次形成高k介电层和功函数设定金属层；形成金属栅极材料层，完全填充沟槽；回蚀刻高k介电层和功函数设定金属层；回蚀刻金属栅极材料层；沉积金属氮化物层，包裹露出的金属栅极材料层；形成另一层间介电层，并在层间介电层中形成露出源/漏区和金属氮化物层的接触孔。根据本发明，可以减少通过回蚀刻去除金属栅极材料层的厚度，进而减小金属栅极的电阻，实现良好的间隙填充。
-
公开(公告)号：CN107527862B
公开(公告)日：2019-12-17
申请号：CN201610458068.3
申请日：2016-06-22
发明人： 邓浩
IPC分类号： H01L21/768 , H01L23/532
摘要： 本发明提供一种半导体器件的制作方法，所述方法包括:提供半导体衬底；在所述半导体衬底上形成低k介电层和位于所述低k介电层中的铜互连结构；在所述铜互连结构和所述低k介电层的表面沉积双嵌段共聚物材料层；对所述双嵌段共聚物材料层进行自组装处理，以形成彼此间隔设置的第一单体和第二单体；去除所述第一单体，以在所述第二单体之间形成多个开口；以所述第二单体为掩膜，部分蚀刻所述铜互连结构，以在所述铜互连结构的表面形成多个凹槽；去除所述第二单体；在所述铜互连结构和所述低k介电层的表面上沉积形成无定形硅层；执行热处理，以在所述铜互连结构的表面形成铜硅覆盖层；氮化处理所述铜硅覆盖层，以形成铜硅氮覆盖层。
-
公开(公告)号：CN106856191B
公开(公告)日：2019-11-01
申请号：CN201510906938.4
申请日：2015-12-09
发明人： 邓浩
IPC分类号： H01L21/8234 , H01L27/088
摘要： 一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在半导衬底表面形成具有开口的掩膜层；沿所述开口刻蚀半导体衬底，形成第一凹槽；形成位于第一凹槽和开口内的隔离层，所述隔离层表面与掩膜层表面齐平；去除掩膜层，形成第二凹槽；在第二凹槽内形成表面低于隔离层表面的第一锗硅层；在第一锗硅层表面形成填充满第二凹槽且覆盖隔离层的无定形锗硅层；采用固相外延生长工艺，使第一锗硅层表面的部分无定形锗硅层转变为第三锗硅层；以隔离层作为停止层，对无定形锗硅层和第三锗硅层进行平坦化；回刻蚀所述隔离层，使隔离层表面低于第三锗硅层表面。上述方法可以提高半导体结构的性能。
-
-
-
-
-
-
-
-
-
搜索结果
291 条记录 (耗时 0.059 秒)
