-
公开(公告)号：CN106502042A
公开(公告)日：2017-03-15
申请号：CN201510567725.3
申请日：2015-09-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F1/36
Abstract: 本发明揭示了一种掩膜版的版图修正方法、掩膜版及其制造方法。本发明提供的掩膜版的版图修正方法，包括提供前端版图，所述前端版图中存在非零图形密度的第一单元；对所述前端版图进行检查，若所述前端版图中存在图形密度为零的第二单元，则对所述第二单元添加SRAF图形，所述SRAF图形小于的光刻设备的分辨率。与现有技术相比，添加SRAF图形后，能够使得各个单元的图形密度变得接近。那么由此进一步获得的掩膜版，能够使得光罩整体的图形密度变得均匀，提高了光罩的合格率，基本上避免了报废。
-
公开(公告)号：CN107481918A
公开(公告)日：2017-12-15
申请号：CN201610406762.0
申请日：2016-06-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/02 , H01L21/3065
Abstract: 本发明揭示了一种芯片的制备方法及刻蚀方法。所述芯片的制备方法包括提供一衬底，所述衬底包括正面以及与所述正面相背的背面；在所述衬底的正面上形成M个芯片单元，每个所述芯片单元所对应的衬底具有各自的目标厚度，所述M个芯片单元依据所述目标厚度不同分为N类，M≥N；对所述衬底的背面进行N次刻蚀，每次刻蚀同一类所述芯片单元所对应的衬底，使同一类所述芯片单元所对应的衬底达到同一所述目标厚度，不同次刻蚀所达到的目标厚度不同。由此实现了更多芯片共用一个晶圆，可以节约生产资源，降低成本。
-
公开(公告)号：CN107481918B
公开(公告)日：2020-04-07
申请号：CN201610406762.0
申请日：2016-06-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/02 , H01L21/3065
Abstract: 本发明揭示了一种芯片的制备方法及刻蚀方法。所述芯片的制备方法包括提供一衬底，所述衬底包括正面以及与所述正面相背的背面；在所述衬底的正面上形成M个芯片单元，每个所述芯片单元所对应的衬底具有各自的目标厚度，所述M个芯片单元依据所述目标厚度不同分为N类，M≥N；对所述衬底的背面进行N次刻蚀，每次刻蚀同一类所述芯片单元所对应的衬底，使同一类所述芯片单元所对应的衬底达到同一所述目标厚度，不同次刻蚀所达到的目标厚度不同。由此实现了更多芯片共用一个晶圆，可以节约生产资源，降低成本。
-
公开(公告)号：CN102024809B
公开(公告)日：2013-05-08
申请号：CN200910195968.3
申请日：2009-09-15
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本发明公开了一种具有电容器结构的集成电路器件及其制作方法，所述器件具有衬底，例如硅晶片、绝缘物上的硅、外延晶片。该器件具有覆在衬底上的电介质材料层以及覆在电介质材料层上的多晶硅栅层。该器件具有覆在多晶硅栅层上的硅化钨层，作为下电容器极板。该器件具有覆在硅化钨层上的第一氧化物层，氮化物层覆在第一氧化物层上，第二氧化物层覆在氮化物层上以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质。该器件还具有覆在第二氧化物层上的上电容器极板。
-
Patent Agency Ranking
公开(公告)号：CN106252347B
公开(公告)日：2019-04-02
申请号：CN201510329579.0
申请日：2015-06-13
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/02 , H01L23/544
Abstract: 本发明揭示了一种掩模板图形结构及半导体芯片的制作方法。本发明的掩模板图形结构包括多个芯片单元图形，相邻芯片单元图形之间由切割道图形隔离，所述切割道图形包括刻蚀带图形及设置于所述刻蚀带图形两侧的空置区域，所述刻蚀带图形及所述空置区域沿所述切割道图形的宽度方向排列；多个制程检测区域，设置于至少一个芯片单元图形周围；以及测试键区域，设置于所述芯片单元图形中。与现有技术相比，能够利用DRIE技术进行芯片的切割，基本上避免了使用电锯切割，实现了降低甚至避免了封装切割时对电锯的磨损，又尽可能的减少了对芯片的浪费。
-
公开(公告)号：CN102024809A
公开(公告)日：2011-04-20
申请号：CN200910195968.3
申请日：2009-09-15
Applicant: 中芯国际集成电路制造(上海)有限公司
Abstract: 本发明公开了一种具有电容器结构的集成电路器件及其制作方法，所述器件具有衬底，例如硅晶片、绝缘物上的硅、外延晶片。该器件具有覆在衬底上的电介质材料层以及覆在电介质材料层上的多晶硅栅层。该器件具有覆在多晶硅栅层上的硅化钨层，作为下电容器极板。该器件具有覆在硅化钨层上的第一氧化物层，氮化物层覆在第一氧化物层上，第二氧化物层覆在氮化物层上以形成三明治的第一氧化物层-氮化物层-第二氧化物层结构，从而形成电容器电介质。该器件还具有覆在第二氧化物层上的上电容器极板。
-
公开(公告)号：CN1466186A
公开(公告)日：2004-01-07
申请号：CN02155181.2
申请日：2002-12-18
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/70
Abstract: 本发明提供一种整合高压元件制程及混合信号元件制程的方法，包含：提供一半导体基底；在半导体基底上界定井区；以场氧化物界定活性区；于活性区上形成闸极氧化物；形成第一多晶硅于活性区及场氧化物上；沉积电容电介质于场氧化物上的第一多晶硅上；沉积第二多晶硅于电容电介质上以成型电容器；执行双重扩散漏极(DDD)植入以形成高压元件的源极/漏极区；执行轻掺杂漏极(LDD)植入以形成轻掺杂区域；形成间隔物；及执行源极/漏极植入。
-
公开(公告)号：CN106252347A
公开(公告)日：2016-12-21
申请号：CN201510329579.0
申请日：2015-06-13
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/02 , H01L23/544
Abstract: 本发明揭示了一种掩模板图形结构及半导体芯片的制作方法。本发明的掩模板图形结构包括多个芯片单元图形，相邻芯片单元图形之间由切割道图形隔离，所述切割道图形包括刻蚀带图形及设置于所述刻蚀带图形两侧的空置区域，所述刻蚀带图形及所述空置区域沿所述切割道图形的宽度方向排列；多个制程检测区域，设置于至少一个芯片单元图形周围；以及测试键区域，设置于所述芯片单元图形中。与现有技术相比，能够利用DRIE技术进行芯片的切割，基本上避免了使用电锯切割，实现了降低甚至避免了封装切割时对电锯的磨损，又尽可能的减少了对芯片的浪费。
-
公开(公告)号：CN1231958C
公开(公告)日：2005-12-14
申请号：CN02155181.2
申请日：2002-12-18
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/70
Abstract: 本发明提供一种整合高压元件制程及混合信号元件制程的方法，包含：提供一半导体基底；在半导体基底上界定阱区；以场氧化物界定活性区；于活性区上形成栅极氧化物；形成第一多晶硅于活性区及场氧化物上；沉积电容电介质于场氧化物上的第一多晶硅上；沉积第二多晶硅于电容电介质上以成型电容器；执行双重扩散漏极(DDD)植入以形成高压元件的源极/漏极区；执行轻掺杂漏极(LDD)植入以形成轻掺杂区域；形成间隔物；及执行源极/漏极植入。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.072 seconds)
