-
公开(公告)号：CN108735813A
公开(公告)日：2018-11-02
申请号：CN201710273276.0
申请日：2017-04-24
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/76232 , H01L21/3065 , H01L21/3086 , H01L21/31111 , H01L27/0886
Abstract: 一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，相邻所述鳍部之间的距离相等；在所述鳍部侧壁上形成保护层；采用第一刻蚀工艺刻蚀去除所述隔离区部分厚度的保护层和鳍部；以剩余保护层为掩膜，采用第二刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在第二刻蚀工艺后，去除所述剩余保护层；去除所述剩余保护层后，在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且高于所述伪鳍部的顶部。本发明将刻蚀所述隔离区鳍部的步骤分为两步，从而可以增大去除隔离区鳍部的刻蚀工艺窗口，且减小对相邻器件区鳍部的刻蚀损伤。
-
公开(公告)号：CN108735813B
公开(公告)日：2021-12-14
申请号：CN201710273276.0
申请日：2017-04-24
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，相邻所述鳍部之间的距离相等；在所述鳍部侧壁上形成保护层；采用第一刻蚀工艺刻蚀去除所述隔离区部分厚度的保护层和鳍部；以剩余保护层为掩膜，采用第二刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在第二刻蚀工艺后，去除所述剩余保护层；去除所述剩余保护层后，在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且高于所述伪鳍部的顶部。本发明将刻蚀所述隔离区鳍部的步骤分为两步，从而可以增大去除隔离区鳍部的刻蚀工艺窗口，且减小对相邻器件区鳍部的刻蚀损伤。
-
公开(公告)号：CN109037068A
公开(公告)日：2018-12-18
申请号：CN201710429642.7
申请日：2017-06-08
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/336 , H01L29/10 , H01L29/78
CPC classification number: H01L29/66795 , H01L29/1033 , H01L29/785
Abstract: 一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，其中，相邻所述鳍部的间距相等；在鳍部侧壁上形成氧化硅层；刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层；以剩余氧化硅层为掩膜，采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且覆盖所述伪鳍部的顶部。本发明可以增大去除隔离区鳍部的刻蚀工艺窗口，且采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，从而可以减小对相邻第一区域鳍部的等离子体损伤。
-
公开(公告)号：CN105445293A
公开(公告)日：2016-03-30
申请号：CN201410425713.2
申请日：2014-08-26
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种TEM放大率校准方法及用于放大率校准的样品的形成方法，其中校准方法包括：样品包括：衬底、位于衬底上的至少三层石墨烯层，石墨烯层厚度方向为第一方向；下层的石墨烯层在第二方向具有伸出上层石墨烯层外的凸出部分，顶层石墨烯层和所有凸出部分在第二方向的宽度w0相等；利用待校准TEM测量样品上两点之间的测试宽度w1，两点所在直线平行于第二方向，w1/w0的值m为大于1的整数；找到两点沿第一方向对应的最上方两边界，利用待校准TEM测量两边界之间的测试高度h1；计算得到待校准放大率f1和测试放大率f2的比值为：f1/f2＝(m*h0)/h1。本发明的样品能够长期使用，具有较长使用寿命，降低了成本。
-
公开(公告)号：CN102569144B
公开(公告)日：2015-05-13
申请号：CN201010601640.X
申请日：2010-12-22
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/68 , H01L21/311
Abstract: 本发明提出一种通孔刻蚀方法，该方法通过两次刻蚀形成通孔，首先由第一刻蚀在有源区的源极和漏极上方制作第一通孔，接着在第一通孔露出的源极和漏极表面沉积金属硅化物；然后由第二刻蚀在金属栅极上方制作第二通孔，从而避免金属栅极表面沉积金属硅化物，形成难以去除的合金，以及湿法刻蚀金属硅化物造成的金属栅极表面损伤。
-
Patent Agency Ranking
公开(公告)号：CN102543841B
公开(公告)日：2014-07-30
申请号：CN201010608248.8
申请日：2010-12-27
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768 , H01L23/00 , H01L23/522
Abstract: 一种半导体器件、形成栓塞的方法，形成栓塞的方法包括：提供第一衬底；在第一衬底上依次形成剥离层和金属层；利用压印模具拓印金属层，形成位于剥离层上的金属凸柱；形成碳单原子层，覆盖金属凸柱的表面；形成粘附层，覆盖碳单原子层的表面以及剥离层暴露的表面；去除剥离层；转移金属凸柱和粘附层至第二衬底上，第二衬底为半导体衬底，第二衬底中形成有器件结构；去除粘附层；在金属凸柱之间形成超低k介质层，位于超低k介质层中的金属凸柱以及位于金属凸柱表面的碳单原子层作为栓塞，栓塞与器件结构电连接。本发明形成的栓塞，比铜、钨作为材料的栓塞具有更好的导电性，可以降低RC延迟，提高半导体器件的性能，促进半导体技术的发展。
-
公开(公告)号：CN102034736B
公开(公告)日：2013-01-16
申请号：CN200910196547.2
申请日：2009-09-27
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768
Abstract: 本发明公开了一种接触孔的光刻方法，该方法包括：量测第三中心点与第一上外框的距离、第三中心点与第一下外框的距离，若二者的距离差值的绝对值大于预先设定的套刻精度，则调整CT层相对AA层在Y方向的光刻图案位置偏移量；量测第三中心点与第二左外框的距离、第三中心点与第二右外框的距离，若二者的距离差值的绝对值大于预先设定的套刻精度，则调整CT层相对PL层在X方向的光刻图案位置偏移量。采用该方法能够降低光刻工艺的复杂性。
-
公开(公告)号：CN109426692B
公开(公告)日：2023-01-06
申请号：CN201710783414.X
申请日：2017-09-04
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G06F30/39 , G06F17/18 , H01L21/027
Abstract: 本发明公开了一种补偿套刻数据的方法和系统。该方法包括：获得中间目标层与下部目标层的套刻标记之间的第一偏移矢量和中间目标层与上部目标层的套刻标记之间的第二偏移矢量；将第一偏移矢量分解为第一可补偿分量和第一不可补偿分量，将第二偏移矢量分解为第二可补偿分量和第二不可补偿分量；执行最小化处理以得到第一不可补偿分量的最小值和第二不可补偿分量的最小值；由第一偏移矢量和第一不可补偿分量的最小值得到优化的第一可补偿分量，由第二偏移矢量和第二不可补偿分量的最小值得到优化的第二可补偿分量；根据优化的第一可补偿分量和优化的第二可补偿分量得到下部目标层与上部目标层的套刻标记之间的第三偏移矢量的第三可补偿分量。
-
公开(公告)号：CN109426692A
公开(公告)日：2019-03-05
申请号：CN201710783414.X
申请日：2017-09-04
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G06F17/50 , G06F17/18 , H01L21/027
Abstract: 本发明公开了一种补偿套刻数据的方法和系统。该方法包括：获得中间目标层与下部目标层的套刻标记之间的第一偏移矢量和中间目标层与上部目标层的套刻标记之间的第二偏移矢量；将第一偏移矢量分解为第一可补偿分量和第一不可补偿分量，将第二偏移矢量分解为第二可补偿分量和第二不可补偿分量；执行最小化处理以得到第一不可补偿分量的最小值和第二不可补偿分量的最小值；由第一偏移矢量和第一不可补偿分量的最小值得到优化的第一可补偿分量，由第二偏移矢量和第二不可补偿分量的最小值得到优化的第二可补偿分量；根据优化的第一可补偿分量和优化的第二可补偿分量得到下部目标层与上部目标层的套刻标记之间的第三偏移矢量的第三可补偿分量。
-
公开(公告)号：CN105445293B
公开(公告)日：2018-09-07
申请号：CN201410425713.2
申请日：2014-08-26
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种TEM放大率校准方法及用于放大率校准的样品的形成方法，其中校准方法包括：样品包括：衬底、位于衬底上的至少三层石墨烯层，石墨烯层厚度方向为第一方向；下层的石墨烯层在第二方向具有伸出上层石墨烯层外的凸出部分，顶层石墨烯层和所有凸出部分在第二方向的宽度w0相等；利用待校准TEM测量样品上两点之间的测试宽度w1，两点所在直线平行于第二方向，w1/w0的值m为大于1的整数；找到两点沿第一方向对应的最上方两边界，利用待校准TEM测量两边界之间的测试高度h1；计算得到待校准放大率f1和测试放大率f2的比值为：f1/f2＝(m*h0)/h1。本发明的样品能够长期使用，具有较长使用寿命，降低了成本。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.067 seconds)
