-
公开(公告)号：CN107293481B
公开(公告)日：2019-11-01
申请号：CN201610192692.3
申请日：2016-03-30
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种半导体器件及其形成方法，方法包括：提供基底，所述基底包括器件区和对准区，所述器件区的基底表面具有器件栅极结构，所述对准区的基底表面具有第三栅极结构；在所述器件栅极结构侧壁形成侧墙的同时，在第三栅极结构的顶部表面形成保护层；形成覆盖器件栅极结构、第三栅极结构和保护层的层间介质层；平坦化所述层间介质层直至暴露出器件栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；以所述保护层为掩膜去除器件栅极结构。所述方法提高了对准区对位标记的对比度。
-
公开(公告)号：CN110032037A
公开(公告)日：2019-07-19
申请号：CN201810029848.5
申请日：2018-01-12
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F1/36
Abstract: 一种光学邻近修正方法及掩膜版的制作方法，修正方法包括：对子目标图形进行OPC修正，得到初始修正图形；对初始修正图形进行若干次第一模拟曝光，得到若干曝光条件下的若干第一模拟曝光图形；在各第一模拟曝光图形中获取检测标记位置，所述检测标记位置对应的图形在特征尺寸方向的尺寸在第一阈值范围外；根据检测标记位置对应的图形在特征尺寸方向的尺寸和第一阈值范围，对检测标记位置对应的初始修正图形进行至少一次修正，获得修正图形。增大了修正图形的工艺窗口。
-
公开(公告)号：CN107367911A
公开(公告)日：2017-11-21
申请号：CN201610309546.4
申请日：2016-05-11
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F9/00
CPC classification number: G03F9/7015 , G03F7/70775 , G03F9/70 , G03F9/7003 , G03F9/7034 , G03F9/7073 , G03F9/7088 , H01L21/67288 , H01L21/68 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , G03F9/7019 , G03F9/7046
Abstract: 一种对准方法及对准系统，其中对准方法包括：提供待曝光晶圆；将待曝光晶圆放置在基准平面上；对曝光面进行对准测量，获得测量距离；进行曝光面与基准平面之间的调平测量，获得调平数据；根据调平数据和测量距离，获得扩张参考值；根据扩张参考值和标准距离的差异，获得扩张补偿值；根据扩张补偿值，调整光刻工艺参数以实现对准。本发明在扩张补偿值的计算中，加入了曝光面的调平数据；在未增加对准标志的前提下，能够获得曝光面内对准标志和基准点之间的实际距离，能够有效的减小晶圆翘曲对曝光对准误差的影响，有效提高所获得曝光补偿值的补偿精度，提高对准精度。
-
公开(公告)号：CN107293481A
公开(公告)日：2017-10-24
申请号：CN201610192692.3
申请日：2016-03-30
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种半导体器件及其形成方法，方法包括：提供基底，所述基底包括器件区和对准区，所述器件区的基底表面具有器件栅极结构，所述对准区的基底表面具有第三栅极结构；在所述器件栅极结构侧壁形成侧墙的同时，在第三栅极结构的顶部表面形成保护层；形成覆盖器件栅极结构、第三栅极结构和保护层的层间介质层；平坦化所述层间介质层直至暴露出器件栅极结构的顶部表面，且第三栅极结构的顶部表面至少保留部分厚度的保护层；以所述保护层为掩膜去除器件栅极结构。所述方法提高了对准区对位标记的对比度。
-
公开(公告)号：CN106684032A
公开(公告)日：2017-05-17
申请号：CN201510746891.X
申请日：2015-11-05
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/768 , H01L21/027 , H01L23/544 , G03F7/20
CPC classification number: H01L21/68 , G03F7/705 , G03F7/70633 , G03F9/7015 , H01L21/027 , H01L21/67259 , H01L21/68714 , H01L21/76811 , H01L21/76834 , H01L21/76892 , H01L22/20 , H01L23/544 , H01L2223/54426 , H01L21/768 , G03F7/20 , H01L21/76897
Abstract: 一种互连结构的形成方法和曝光对准系统，本发明在形成互连结构的曝光过程中，根据第一对准件的标准坐标和测量坐标以及第二对准件的标准坐标和测量坐标获得晶圆坐标，以表征所述晶圆位置的偏差；在第二掩膜层中形成第二开口的过程中，根据所述晶圆坐标调整晶圆位置，由第二开口定义位置而形成的互联结构能够与所述第一待连接件和所述第二待连接件均具有较好的对准，能够有效提高所形成半导体器件的性能，提高器件制造良品率。
-
Patent Agency Ranking
公开(公告)号：CN113097065B
公开(公告)日：2024-05-03
申请号：CN202010020096.3
申请日：2020-01-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/311 , H01L21/033 , H01L21/768
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成硬掩膜层；形成多个贯穿所述硬掩膜层的第一开口；在所述第一开口中填充牺牲层，所述牺牲层的耐刻蚀度小于所述硬掩膜层的耐刻蚀度；去除位于相邻所述牺牲层之间的部分硬掩膜层，形成贯穿硬掩膜层的第一凹槽，所述第一凹槽的侧壁暴露出所述牺牲层；在所述第一凹槽的侧壁形成侧墙；形成所述侧墙后，去除所述牺牲层，形成第二凹槽，所述第二凹槽和第一凹槽之间被所述侧墙隔离；以所述硬掩膜层和所述侧墙为掩膜，刻蚀所述第一凹槽和第二凹槽底部的基底，形成目标图形。本发明实施例有利于保证硬掩膜层的图形完整性，进而提高图形传递的精度。
-
公开(公告)号：CN113496876A
公开(公告)日：2021-10-12
申请号：CN202010252542.3
申请日：2020-04-01
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/027
Abstract: 一种半导体结构，包括：待刻蚀层；位于待刻蚀层表面的初始牺牲层和第一改性牺牲层，所述第一改性牺牲层位于所述初始牺牲层内，所述初始牺牲层的材料包括光敏材料，所述第一改性牺牲层为对部分初始牺牲层进行改性处理后得到。所述半导体结构形成的图形精准度较高。
-
公开(公告)号：CN106597811B
公开(公告)日：2019-03-08
申请号：CN201510672885.4
申请日：2015-10-16
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F7/20
Abstract: 本发明提供一种用于监测光刻机成像平面异常的方法，所述方法包括：在光罩上放置监测图形，所述监测图形的工艺窗口小于所述光罩上的产品电路图形的工艺窗口；对所述光罩上的图形进行曝光；以及对曝光后形成的图形进行缺陷扫描，以用于基于所述缺陷扫描的结果是否存在特定分布而确定光刻机成像平面是否发生异常。本发明所提供的用于监测光刻机成像平面异常的方法不需要机台暂停生产，可以提高监测的频率，减少监测所耗费的时间，并能在光刻机成像平面发生异常的初期及时发现问题，避免产品量率的损失。
-
公开(公告)号：CN107367911B
公开(公告)日：2019-02-15
申请号：CN201610309546.4
申请日：2016-05-11
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F9/00
Abstract: 一种对准方法及对准系统，其中对准方法包括：提供待曝光晶圆；将待曝光晶圆放置在基准平面上；对曝光面进行对准测量，获得测量距离；进行曝光面与基准平面之间的调平测量，获得调平数据；根据调平数据和测量距离，获得扩张参考值；根据扩张参考值和标准距离的差异，获得扩张补偿值；根据扩张补偿值，调整光刻工艺参数以实现对准。本发明在扩张补偿值的计算中，加入了曝光面的调平数据；在未增加对准标志的前提下，能够获得曝光面内对准标志和基准点之间的实际距离，能够有效的减小晶圆翘曲对曝光对准误差的影响，有效提高所获得曝光补偿值的补偿精度，提高对准精度。
-
公开(公告)号：CN113496876B
公开(公告)日：2024-04-26
申请号：CN202010252542.3
申请日：2020-04-01
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/027
Abstract: 一种半导体结构，包括：待刻蚀层；位于待刻蚀层表面的初始牺牲层和第一改性牺牲层，所述第一改性牺牲层位于所述初始牺牲层内，所述初始牺牲层的材料包括光敏材料，所述第一改性牺牲层为对部分初始牺牲层进行改性处理后得到。所述半导体结构形成的图形精准度较高。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.085 seconds)
