公开(公告)号：CN115981401A

公开(公告)日：2023-04-18

申请号：CN202211481394.8

申请日：2022-11-24

申请人： 佛山科学技术学院

发明人： 李伙生 ,  段志奎 ,  龙泳希 ,  于昕梅 ,  高国智 ,  严世泉 ,  王虎伟 ,  魏光勇 ,  李俊华

IPC分类号： G05F1/56

摘要： 本发明公开了一种多交叉耦合反馈低压降稳压电路和低压降稳压器，包括电平翻转跟随器电路、多交叉耦合反馈回路和辅助稳压器电路，其中，所述电平翻转跟随器电路、多交叉耦合反馈回路与辅助稳压器电路依次连接。通过使用本发明，能够通过提高低压降稳压器的瞬态响应性能从而实现输出电压的稳定。本发明作为一种多交叉耦合反馈低压降稳压电路和低压降稳压器，可广泛应用于集成电路电源管理技术领域。

公开(公告)号：CN115756059A

公开(公告)日：2023-03-07

申请号：CN202211498715.5

申请日：2022-11-28

申请人： 佛山科学技术学院

发明人： 龙泳希 ,  段志奎 ,  李伙生 ,  于昕梅 ,  王虎伟 ,  严世泉 ,  高国智 ,  李俊华 ,  魏光勇

IPC分类号： G05F1/56

摘要： 本发明公开了一种快速瞬态响应低压降稳压器电路，包括功率管、误差放大器、反馈网络和带动态电流增强的缓冲器，所述功率管与反馈网络连接，所述功率管通过带动态电流增强的缓冲器与误差放大器连接，所述反馈网络与误差放大器连接。通过使用本发明，能够在不需要大面积片外电容的情况下提高瞬态响应。本发明作为一种快速瞬态响应低压降稳压器电路，可广泛应用于集成电路领域。

公开(公告)号：CN111046923B

公开(公告)日：2023-02-28

申请号：CN201911170556.4

申请日：2019-11-26

申请人： 佛山科学技术学院

发明人： 段志奎 ,  赵晓萌 ,  牛菓 ,  朱文博 ,  蒋业文 ,  陈建文 ,  王修才 ,  李学夔 ,  于昕梅

IPC分类号： G06V10/764 ,  G06N3/0464 ,  G06N3/08 ,  G06V10/82

摘要： 本发明涉及图像处理技术领域，具体涉及一种基于边界框的图像目标检测方法、装置及存储介质，所述方法为：首先利用ResNet特征提取网络提取图像特征，得到第一特征图；进而预定义先验框的横纵比，将第一特征图和先验框输入边界框调整网络进行调整偏移，得到第二特征图和边界框；接着将第二特征图和边界框输入区域提案网络RPN，生成候选框和所述候选框的得分；最后选择得分靠前的多个候选框作为目标候选框，对目标候选框进行目标检测，得到最终预测的目标边界框和类别，本发明可以提高图像中目标检测的准确率。

公开(公告)号：CN107491131B

公开(公告)日：2023-02-28

申请号：CN201710962322.8

申请日：2017-10-16

申请人： 佛山科学技术学院

发明人： 段志奎 ,  王志敏 ,  陈建文 ,  于昕梅 ,  樊耘 ,  李学夔 ,  朱珍 ,  王东

IPC分类号： G05F1/56

摘要： 本发明公开了一种数模混合控制多环路LDO电路，包括：功率管MP、pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2。本发明创造的LDO电路利用三个控制环路来应对负载电压的变化，提供负载瞬态响应能力，通过仿真，本发明创造的LDO电路与现有LDO电路对比提高了10％的负载瞬态响应能力。本发明创造的LDO电路结构可广泛应用于SoC芯片。

公开(公告)号：CN107479612B

公开(公告)日：2023-02-28

申请号：CN201710959469.1

申请日：2017-10-16

申请人： 佛山科学技术学院

发明人： 段志奎 ,  王志敏 ,  樊耘 ,  于昕梅 ,  陈建文 ,  李学夔 ,  王兴波 ,  朱珍 ,  王东

IPC分类号： G05F1/56

摘要： 本发明公开了一种快速响应LDO电路，包括：偏置电路、快速反应电路、负载电路；所述偏置电路由：PMOS晶体管M1、M2、NMOS晶体管M3、M4、M5、运算放大器AMP构成，所述快速反应电路由：PMOS晶体管M6、M7、M9、M11、M12、MP、M14、NMOS晶体管M8、M10、M13、M15、电容C1构成，所述负载电路由电容CL、电阻RL构成，本发明跟现有技术对比具有快速瞬态响应的特点。

公开(公告)号：CN111414037B

公开(公告)日：2022-01-25

申请号：CN202010162004.5

申请日：2020-03-10

申请人： 佛山科学技术学院

发明人： 鲁纬 ,  段志奎 ,  于昕梅 ,  蒋业文 ,  阮锦标 ,  陈嘉维

IPC分类号： G05F3/26

摘要： 本发明公开了一种LDO稳压电路，包括：基准电压端Vref、第一偏置电压端Vb1、第二偏置电压端Vb2、第三偏置电压端Vb3、输入电压端VDD、输出电压端Vout、控制电路、反馈电路、接地端GND和功率管MP；其中，反馈电路接收输出电压端Vout的反馈，并将信号反馈给控制电路，控制电路根据反馈信号调整功率管MP，以稳定输出电压端Vout的电压。通过LDO稳压电路的电路结构，形成了三重稳压的电路形态，提高了整个LDO稳压电路的稳定性和可靠性。本发明主要用于集成电路电源管理技术领域。

公开(公告)号：CN113024248A

公开(公告)日：2021-06-25

申请号：CN202110233602.1

申请日：2021-03-03

申请人： 佛山科学技术学院

发明人： 蔡伟强 ,  王修才 ,  肖泽 ,  李子昊 ,  李祥龙 ,  谭荣爽 ,  许家苗 ,  梁煜键 ,  黄德成 ,  苏建端 ,  陈建文 ,  于昕梅 ,  朱文博

IPC分类号： C04B35/495 ,  C04B35/622

摘要： 本发明公开了一种反铁电陶瓷及其制备方法。所述反铁电陶瓷，原料主要包括钙钛矿型铌酸银化合物，所述钙钛矿型铌酸银化合物为AgNbO3中掺杂有Bi、La或Ti元素，所述钙钛矿型铌酸银化合物的晶粒尺寸为400～600nm。由于选用了纳米级别的钙钛矿型铌酸银化合物，在烧结过程中能够有效降低烧结温度，实现节约能源、降低成本的效果。由于钙钛矿型铌酸银化合物掺杂有Bi、La或Ti元素，有效增强反铁电陶瓷的击穿强度，提高储能密度。该反铁电陶瓷的制备方法包括步骤：钙钛矿型铌酸银化合物的制备；造粒；陶瓷坯体制备；烧结。其中的钙钛矿型铌酸银化合物的制备步骤采用了水热反应制备钙钛矿型铌酸银化合物，使得后续的烧结过程可以在无气氛保护的环境下进行。

公开(公告)号：CN107677726B

公开(公告)日：2021-05-04

申请号：CN201710910237.7

申请日：2017-09-29

申请人： 佛山科学技术学院

发明人： 陈建文 ,  王修才 ,  于昕梅 ,  樊耘 ,  段志奎 ,  朱珍 ,  谭海曙 ,  何志敏

IPC分类号： G01N27/92

摘要： 本发明公开了一种薄膜击穿现象的实时捕捉和分析方法，包括步骤：读取薄膜击穿现象原始图像数据；对所读取的图像数据进行形态学图像处理；对处理后的图像数据进行图像分割运算，将击穿点与图像背景分离；将所述击穿点在原始图像数据中进行标记，得到击穿点分布图；对所述击穿点分布图进行击穿点的数量统计和形态学分析。本发明实现了电介质或半导体薄膜的击穿现象的实时捕捉和统计分析，解决了传统方法需要相当数量的样品用于测试以确保统计数据的准确性，并且消耗大量人力物力，效率低下的问题，还解决了传统方法由于无法实现特定击穿现象的实时过程研究，使分析和评价薄膜击穿诱因及其形成机理变得极为困难的问题。

公开(公告)号：CN110703843A

公开(公告)日：2020-01-17

申请号：CN201910967513.2

申请日：2019-10-12

申请人： 佛山科学技术学院

发明人： 段志奎 ,  鲁纬 ,  牛菓 ,  陈建文 ,  朱文博 ,  王修才 ,  于昕梅 ,  李学夔 ,  蒋业文

IPC分类号： G05F1/575

摘要： 本发明公开了一种数模混合低压降稳压器电路，包括：输入电压端、输出电压端、PMOS管阵列、传递电路、模数转换电路和数字电路模块，所述PMOS管阵列由N个PMOS管构成，N为自然数，N≥2。通过传递电路对输出电压端的电压进行传递，使得数模转换电路可以将输出电压端的电压转换成脉冲信号，通过脉冲信号反映出输出电压端的变化量，数字电路模块根据脉冲信号以增加或减少PMOS管阵列中PMOS管导通的个数，从而增大或者减少流经PMOS管阵列整体的电流，通过这样来稳定输出电压端的电压。本发明主要用于集成电路电源管理技术领域。

公开(公告)号：CN106406408B

公开(公告)日：2017-12-19

申请号：CN201611016776.8

申请日：2016-11-18

申请人： 佛山科学技术学院

发明人： 段志奎 ,  王兴波 ,  谭海曙 ,  朱珍 ,  于昕梅 ,  樊耘 ,  杨发权 ,  肖永豪 ,  周月霞

IPC分类号： G05F1/56

摘要： 一种LDO电路，其特征在于包括参考时钟、缓冲整形单元、鉴频器（FD）、数字控制器（DPC）、功率管阵列、滤波器（LPF）和压控振荡器（VCO），功率管阵列包括并接而成的数个功率管，功率管阵列的输出与滤波器（LPF）相连，滤波器（LPF）与压控振荡器（VCO）相连，压控振荡器（VCO）与鉴频器（FD）其中一输入端相连，参考时钟与缓冲整形单元相连，缓冲整形单元与鉴频器（FD）另一输入端相连，鉴频器（FD）的输出控制与功率管阵列的各个功率管的控制输入相连。本发明与已有技术相比，具有即使是低电压，甚至是超低电压下，也能正常工作的优点。